数电第五章时序逻辑电路.pptVIP

集成计数器74LS90 (国产T4290)的逻辑结构及功能 74LS90－2分频和5分频的十进制计数器 ? 5 ?2 CPA CPB S9(1) S9(2) R0(2) R0(1) QD QA QC QB 时钟 输出 控制信号 (下降沿触发) 一位二进制计数器 三位五进制计数器 74LS90的功能（计数功能） 2分频器 (二进制计数器) (五进制计数器) 5分频器 CPA QA n+1 QA n CPB QD QC QB 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 ? 5 ?2 CPA CPB S9(1) R0(2) R0(1) QD QA QC QB S9(2) S9(2) ? 5 ?2 CPA CPB S9(1) R0(2) R0(1) QD QA QC QB 74LS90的功能(置9端、清0端的功能） R0(1) R0(2) S9(1) S9(2) 功能 1 1 任一为0 清0(QDQCQBQA=0000) 任意 1 1 置9(QDQCQBQA=1001) 任一为0 任一为0 计数 2. 由74LS90构成任意进制计数器 S9(2) ? 5 ?2 CPA CPB S9(1) R0(2) R0(1) QD QA QC QB (1)用一片74LS90组成BCD码异步十进制计数器 计数转换状态表如下: 清0 R0(1)=1 R0(2)=1 计数 R0(1)=0 R0(2)=0 QD QC QB QA S9(1) S9(2) R0(1) R0(2) CPB CPA CP 74LS90 5-3-4 同步 异步 二进制 十进制 二进制 十进制 加法，减法，可逆 加法，减法，可逆 加法计数器：随cp的输入，电路递增计数 减法计数器：随cp的输入，电路递减计数 可逆计数器：随cp的输入，电路可增可减计数 一、异步计数器 4位异步二进制加法计数器状态转换表 CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 CP Q3 Q2 Q1 Q0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 每16 个CP 循环一周 1. 异步二进制加法计数器 要求: 每来一个CP,计数器加1 用触发器组成计数器 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Q n CP下降沿触发 例: 用J-K触发器组成异步二进制加法计数器 由JK=11控制触发器 翻转计数 Q Q R S J K 用4个维—阻型J-K触发器组成 4位异步二进制加法计数器 1 J C 1 Q 0 1 K CP 0 1 J C 1 1 K CP CP 1 1 J C 1 1 K CP 2 Q 1 Q 2 1 J C 1 1 K CP 2 Q 3 1 Rd Q0 t Q1 t Q2 t Q3 t 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 CP t 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 1 0 1 1 1 1 0 0 0 0 异步: 各触发器不同时翻转, 从低位