DS1302工作原理分析和总结.docxVIP

DS1302 是美国 DALLAS 公司推出的一种高性能、低功耗、带 RAM 的实时时钟电路，它可以对年、月、日、周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V～5.5V。采用三线接口与CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或 RAM 数据。DS1302 内部有一个 31×8 的用于临时性存放数据的 RAM 寄存器。DS1302 是 DS1202 的升级产品，与DS1202 兼容，但增加了主电源/后备电源双电源引脚，同时提供了对后备电源进行涓细电流充电的能力。 结构 DS1302 的引脚排列,其中Vcc1 为后备电源，VCC2 为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302 由 Vcc1 或Vcc2 两者中的较大者供电。当 Vcc2 大于Vcc1+0.2V 时，Vcc2 给DS1302 供电。当 Vcc2 小于Vcc1 时，DS1302 由Vcc1 供电。X1 和X2 是振荡源，外接 32.768kHz 晶振。RST 是复位/片选线，通过把RST 输入驱动置高电平来启动所有的数据传送。RST 输入有两种功能：首先，RST 接通控制逻辑，允许地址/命令序列送入移位寄存器;其次，RST 提供终止单字节或多字节数据传送的方法。当 RST 为高电平时，所有的数据传送被初始化，允许对 DS1302 进行操作。如果在传送过程中RST 置为低电平， 则会终止此次数据传送，I/O 引脚变为高阻态。上电运行时，在Vcc2.0V 之前，RST 必须保持低电平。只有在 SCLK 为低电平时，才能将 RST 置为高电平。I/O 为串行数据输入输出端(双向)，后面有详细说明。SCLK 为时钟输入端。 下图为 DS1302 的引脚功能图： DS1302 封装图控制字节 DS1302 的控制字如图 2 所示。控制字节的最高有效位(位 7)必须是逻辑 1，如果它为 0，则不能把数据写入 DS1302 中，位 6 如果为 0，则表示存取日历时钟数据，为 1 表示存取 RAM 数据;位 5 至位 1 指示操作单元的地址;最低有效位(位 0)如为 0 表示要进行写操作，为 1 表示进行读操作，控制字节总是从最低位开始输出。 数据流 在控制指令字输入后的下一个 SCLK 时钟的上升沿时，数据被写入 DS1302，数据输入从低位即位 0 开始。同样，在紧跟 8 位的控制指令字后的下一个 SCLK 脉冲的下降沿读出 DS1302 的数据，读出数据时从低位 0 位到高位 7。 寄存器 DS1302 有 12 个寄存器，其中有 7 个寄存器与日历、时钟相关，存放的数据位为BCD 码形式,其日历、时间寄存器及其控制字见表 1。 此外，DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM 相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302 与 RAM 相关的寄存器分为两类：一类是单个 RAM 单元，共 31 个，每个单元组态为一个 8 位的字节，其命令控制字为 C0H～FDH， 其中奇数为读操作，偶数为写操作;另一类为突发方式下的 RAM 寄存器，此方式下可一次性读写所有的RAM 的 31 个字节，命令控制字为FEH(写)、FFH(读)。 DS1302 与 CPU 的连接需要三条线，即SCLK(7)、I/O(6)、RST(5)。 CPU 连接实际上，在调试程序时可以不加电容器，只加一个32.768kHz 的晶振即可。只是选择晶振时，不同的晶振，误差也较大。 问题说明 DS1302 与微处理器进行数据交换时，首先由微处理器向电路发送命令字节，命令字节最高位Write Protect(D7)必须为逻辑 1，如果 D7=0，则禁止写 DS1302，即写保护;D6=0，指定时钟数据，D6=1， 指定RAM 数据;D5～D1 指定输入或输出的特定寄存器;最低位LSB(D0)为逻辑0，指定写操作(输入)，D0=1，指定读操作(输出)。 在 DS1302 的时钟日历或 RAM 进行数据传送时，DS1302 必须首先发送命令字节。若进行单字节传送，8 位命令字节传送结束之后，在下 2 个SCLK 周期的上升沿输入数据字节，或在下 8 个 SCLK 周期的下降沿输出数据字节。 DS1302 与 RAM 相关的寄存器分为两类:一类是单个 RAM 单元，共 31 个，每个单元组态为一个 8 位的字节，其命令控制字为 C0H～FDH，其中奇数为读操作，偶数为写操作;再一类为突发方式下的 RAM 寄存器， 在此方式下可一次性读、写所有的 RAM 的 31 个字节。 要特别说明的是备用电源 B1，可以用电池或者超级电容器(0.1F 以上)。虽然 DS1302 在主电源掉电后的