八路抢答器实验报告.docx

八路抢答器设计与制作 一、 电路功能 主持人控制抢答器工作。 抢答有效时间为主持人按下按键后 5 秒内，其他时间按动抢答键无效。 抢答选手编号为 0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由LED 数码管显示最先抢答选手编号，否则无显示。 抢答开始后由蜂鸣器发出 5 声 1 秒的提示音，若在 5 秒内有人抢答，蜂鸣器立刻停止提示音。并显示抢答选手编号。 二、 电路基本参数 输入电压Vcc=5v 三、 电路原理框图 抢答按键 抢答按键 优 先 编 码电路 锁存器 译 码 电 路 显示 电路 主持人 控 制 开关 控制电路 报警电路 秒脉冲产 生电路 定时电路 图 3-1 八路抢答器组成电路 四、 设计要求 有八个抢答按键，一个主持人控制按键。 抢答有效时间为主持人按下按键后 5 秒内，其他时间按动抢答键无效。 抢答选手编号为 0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由LED 数码管显示最先抢答选手编号，否则无显示。 抢答开始后由蜂鸣器发出 5 声 1 秒的提示音，若在 5 秒内有人抢答，蜂鸣器立刻停止提示音。 五、 电路原理图及工作原理介绍 电路原理图如图 2-1 所示。 图 2-1 八路抢答器原理图 图中 K ? K 为 8 个抢答按键。74LS148 为 8 线/3 线优先编码器，其逻辑功能如 0 7 表 2-1 所示。8 路输入信号 D 0 D 以及编码输出信号 A 7 0 A 均为负逻辑。EI 为使能 7 控制端，低电平有效，当 EI=0 时，正常编码，否则所有输出端均为高电平。当 EI=0 时，且 D 0 D 有输出时，G 7 s ? 0 ，否则G s ? 1 ，可见GS 为低电平时 74LS148 正常 编码且有输入。当 EI=0 时，且 D 0 D 无输入时，EO=0,可见 EO 为低电平时表示 74LS148 7 正常编码且无输入。 74LS279 为 4RS 触发器，输入信号低电平有效。其中，第一和第三RS 触发器有两 个置 1 端。看 K 8 为主持人控制键，按下K 8 将第一至第三 RS 触发器复位，将第四 RS 触发器置 1。在正常抢答期间，74LS279 作为锁存器，将编码输出 A 0 A 和 GS 锁存， 7 其中 A 2 A 反相输出，从而将负逻辑编码变为正逻辑，GS 同相输出。最后，编码信 0 号经 7 段显示译码器 74LS48 译码由 LED 显示抢答选手编号。74LS48 内部有 2K 上拉电 阻，可直接驱动共阴LED，不需要串联限流电阻。 由 555 定时器构成多谐振荡电路，震荡周期 T ? 0.7(R 10  R )C 11 1  ? 1S ,占空比 RD ? 10 R R 10 R ?11 ? 66.7% 。该信号既是倒计数电路的时钟脉冲，又是蜂鸣器的发声的 ? 2R 11 定时脉冲。由 74LS192 构成 5 秒倒计时电路。主持人按下K 8 时，计数器置为 6，然后 开始倒计数，经 6 个脉冲后，计数值为 0，以后保持 0 不变，除非主持人再次按下K 置 8 数，因为计数器最高输出Q D 端与异步清零端CLR 相连，当计数器为 0 时若继续倒计数， 则Q =1，使计数器清零。 D 主持人按下按键 K 8 复位后，计数器输出为 6，前 5 个计数脉冲到来后，计数器输 出分别为 5、4、3、2、1，或门G 1 输出高电平，若无人抢答，则与非门G 2 打开，时钟 脉冲经G ， G 到三极管 T,蜂鸣器发出 5 声蜂鸣音。计数器输出为 0 或有人抢答时， 2 3 与非门G 2 关闭蜂鸣器不再发声。 主持人按下按键 K 8 复位后，锁存器 74LS279 第四个 RS 触发器置 1，输出端 4Q 为 高电平；计数器 74LS192 置 6，门G 1 输出高电平，从而使门G 4 输出低电平，编码器 74LS148 被选通，处于正常编码状态。若有人抢答，则G ? 0 ，使锁存器 4Q=0，从而 s 使门G 4 输出高电平，编码器 74LS148 被关闭，不再编码，输出全为高电平，锁存器输 出保持不变。若计数器计数到0，则门G 1 输出为 0，编码器74LS148 同样被关闭，不再 编码，输出全为高电平，锁存器输出保持不变。 编码器 74LS148 输出端 EO 与七段显示译码器 74LS48 的 BI / RBO 相连，这是因为，无人抢答时和0 号选手按下 K 抢答时，编码器具有相同的输出，而前者EO=0，使 1 LED 无显示，后者EO=0,显示 0。 六、 芯片简介 1. 74LS192 74LS192 是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示