时序逻辑电路计数器.pptVIP

第一页，共二十二页，2022年，8月28日 三、 计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 加法计数器 减法计数器 可逆计数 (Up-Down Counter) 按时钟 控制分： 同步计数器 (Synchronous ?) 异步计数器 (Asynchronous ?) 按开关 元件分： TTL 计数器 CMOS 计数器 第二页，共二十二页，2022年，8月28日 21.3.2 二进制计数器 计数器计数容量、长度或模的概念 计数器能够记忆输入脉冲的数目，即电路的有效状态数 M 。 3 位二进制同步加法计数器： 0000 1111 /1 4 位二进制同步加法计数器： 000 111 /1 n 位二进制同步加法计数器： 第三页，共二十二页，2022年，8月28日 一、二进制同步计数器 (一) 3 位二进制同步加法计数器 FF2、FF1、FF0 Q2、Q1、Q0 设计方法一： 000 /0 001 010 011 100 101 /0 /0 /0 /0 110 /0 111 /0 /1 /C 排列： [解] 选用下降沿触发的 JK 触发器 时钟方程 输出方程 状态方程 00 01 11 10 0 1 1 0 0 1 1 1 0 0 00 01 11 10 0 1 0 1 1 1 1 0 0 0 第四页，共二十二页，2022年，8月28日 00 01 11 10 0 1 0 0 1 0 1 0 1 1 JK 触发器特性方程 求驱动方程，得 逻辑图 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF2 C Q0 Q1 Q2 Q0 Q1 Q2 串行进位 触发器 负载均匀 第五页，共二十二页，2022年，8月28日 (四) 集成二进制同步计数器（掌握） 1. 集成 4 位二进制同步加法计数器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74161 VCC CO Q0 Q1 Q2 Q3 ET LD CR CP D0 D1 D2 D3 EP 地 引脚排列图 逻辑功能示意图 74161 Q0 Q1 Q2 Q3 EP LD CO CP ET CR D0 D1 D2 D3 0 0 0 0 0 0 1 1 0 0 1 1 CR = 0 Q3 ? Q0 = 0000 同步并行置数 CR=1，LD=0，CP? 异步清零 Q3 ? Q0 = D3 ? D0 1) 74LS161 第六页，共二十二页，2022年，8月28日 74161功能表 输入 0 0 0 输出 0 × 1 0 × × × × × × × × 0 1 1 1 × × × × × × × × × × × × × 1 0 1 × × 1 1 0 1 计数 保持 保持 × × 第七页，共二十二页，2022年，8月28日 D 触发器构成的 T? 触发器 ( D = Q )， ——下降沿触发 若改用上升沿触发的 D 触发器？ Q0 Q1 CP FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 Q0 C Q0 Q1 CP FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 Q0 C 第八页，共二十二页，2022年，8月28日 5.2.3 十进制计数器 （8421BCD 码）（掌握） 一、十进制同步计数器 (一) 十进制同步加法计数器** 0000 0001 /0 0010 /0 0011 /0 0100 /0 0101 /0 0110 /0 0111 1000 1001 /0 /0 /0 /1 状态图 时钟方程 输出方程 0 0 0 0 0 0 0 0 Q3nQ2n Q1nQ0n 00 01 11 10 ? ? 1 0 ? ? ? ? 00 01 11 10 C 第九页，共二十二页，2022年，8月28日 CP 1K C1 FF2 1J C 1J 1K C1 FF0 1K C1 FF3 1J 1 Q1 Q0 1K C1 FF1 1J Q2 Q3 Q3 Q1nQ0n Q3nQ2n 00 01 11 10 00 01 11 10 Q3n+1 Q2n+1 Q1n+1 Q0n+1 ? ? ? ? 0 0 0 1 0 1 0 1 1 0 0 1 0