半导体存储器和可编程逻辑器件.ppt

半导体存储器和可编程逻辑器件;本章基本要求 ;数字系统的基本功能——能够传输、存储、处理信息。;1. 半导体存储器的分类;（2）按制造工艺分类;8.1　只读存储器;例如有 10根地址线（n=10)，通过地址译码器译出字线 根，为 若 的地址选择为1100000000，则i=768，译出 =1，其余字线为0 ;字线与位线的交叉点即为存储单元。每个存储单元可以存储 1 位二进制数（0、1） ; 4×4掩模ROM;地址输入;7.1 半导体存储器;存储矩阵是一个“或”逻辑阵列;二. 双极型晶体管和MOS场效应管构成的存储矩阵 ;;1. ROM构成的全加器;A B C0;WO;2.ROM构成的字符发生器;; 由图可看出该字符显示器由7行5 列构成存储矩阵，将字母R的形状分割成若干部分并在相应的单元存入信息“1”。当地址输入由 000~110周期地循环变化时, 即可逐行扫描各字线, 把字线W0~ W7所存储的字母“R”的字形信息从位线D0~ D4读出。使显示设备一行行的显示出图23.1.8(b)的字形。;三级管;随机存取存储器(RAM，即Random Access Memory) ;1. 存储矩阵：由存储单元构成，一个存储单元存储一位二进制数码“1”或“0”。与ROM不同的是RAM存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路构成（触发器或动态存储单元构成）。;;8.2.1 RAM的电路结构和工作原理;;二、2114型静态RAM介绍;存储单元以T2和C 为主组成 信息存储于C 中。当电容中 充有一定电荷时，T2导通， 表示存储信息为0；当电荷 少或是没有， T2不能导通， 表示存储信息为1。;;1.RAM位数的扩展;1. RAM字数的扩展;RAM2114字数扩展;;　　 我们已知，任意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。;简化表示的与、或阵列;1. PLD连接的表示;3. 与门及或门的表示;;可编程只读存储器PROM ;例：试用PROM实现4位二进制码到Gray码的转换。;可编程逻辑阵列PLA ;;;时序型PLA基本结构图 ;PLA在时序逻辑电路中的应用;3、确定输入变量、输出变量;　即当R = 1，触发器清零；EN = 1，三态门G1、G2可工作。;　　Y0~Y5所表示的与项是可编程的，而O0 = Y0 +Y1、O1 = Y2 + Y3、O2 = Y4 + Y5???或阵列是固定的，输入信号 Ii 由输入缓冲器转换成有互补性质的两个输入变量。这种PAL的电路只适用于实现组合逻辑电路。;; 　GAL16V8逻辑电路结构;　　 将原属于编程器的写入–擦除控制电路及高压脉冲发生器电路也集成至PLD芯片中。因此编程时只需外加5V电压，不必将PLD从系统的电路板取下，实现了在系统可编程。;　isp GAL16Z8的电路结构框图;;图　isp LSI1016器件通用逻辑块(GLB)的电路结构;　　通过编程将GLB设置成其它4种连接模式：;2、输入／输出单元(IOC)的组态 将I / O单元配置为8各组态：;图　isp LSI器件的编程接口;　　现场可编程门阵列与前面所述的可编程逻辑器件相比，其结构不受与 – 或阵列限制，也不受触发器和I / O端数量聘用制，它可以构成任何复杂的逻辑电路，更适合构成多级逻辑功能。由于内部可编程模块的排列形式与前述可编程器件门阵列中单元的排列形式相似，因而沿用门阵列名称。FPGA属高密度PLD，集成度高达3万/片以上。;　　 右图所示为FPGA基本结构的示意图，由可编程的输入／输出模块(IOB)、可编程逻辑模块(CLB)和可编程连线资源(IR)组成，另外还有一个用于存放编程数据的静态存储器，其中设定的数据用来确定三各可编程单元的工作状态。; 442176;二、可编程逻辑模块CLB;2、引脚用作输入：外部信号经输入缓冲器可以选直进入内部逻辑或经D触发器寄存后进入内部逻辑。半导体存储器和可编程逻辑器件;本章基本要求 ;数字系统的基本功能——能够传输、存储、处理信息。;1. 半导体存储器的分类;（2）按制造工艺分类;8.1　只读存储器;例如有 10根地址线（n=10)，通过地址译码器译出字线 根，为 若 的地址选择为1100000000，则i=768，译出 =1，其余字线