4×4键盘扫描时序逻辑电路的VHDL模型实验.pdfVIP

汕 头 大 学 实 验 报 告 实验三 4×4键盘扫描时序逻辑电路的VHDL模型实验 一、实验目的 1 了解普通4×4键盘扫描的原理。 2 掌握组合逻辑电路和时序逻辑电路的混和设计。 3 进一步加深七段码管显示过程的理解。 二、硬件要求 1 4×4键盘阵列。 2 FPGA主芯片。 3、可变时钟源。 4、七段码显示区。 5 LED显示模块。 三、实验原理 本实验主要完成的实验是完成4×4键盘扫描的，然后获取其键值，并对其进行编码， 从而进行按键的识别