DSP+FPGA架构分析和总结.docxVIP

DSP 的特点 DSP 作为可编程超大规模集成电路(VLSD)器件，是通过可下载的软件或固件来实现扩展算法和数字信号处理功能的，其最典型的用途是实现数字图像处理算法。 在硬件上，DSP 最基本的构造单元是被称为MAC 的乘加器。它通常被集成在数据通道中，这使得指令周期时间可以跟硬件的算术周期时间相同。 DSP 芯片丰富的片内资源，大容量的SRAM 作为系统的高速缓存，高达 64 位的数据总线使系统具有很高带宽等。 在片外支持大容量存储器，图像处理中往往有大量数据需要处理，这就要求系统具有大容量的存储器，实时处理图像时要求存储器有很高的存取速度，在这一点上DSP 实现了与目前流行的SDRAM、SBSRAM 等高速大容量存储器的无缝连接，同时还支持 SRAM、FIFO 等各种类型的存储器。为满足便携式器件无电保存数据的要求，DSP 芯片还提供了诸闪速存储器、铁电存储器等的无缝接口。 当前，大多数的DSP 芯片采用改进的哈佛结构，即数据总线和地址总线相互分离，使得处理指令和数据可以同时进行，提高了处理效率。 另外还采用了流水线技术，将取指、取操作数、执指等步骤的指令时间可以重叠起来， 大大提高运算速度。 修正的哈佛结构 DSP 芯片采用修正的哈佛结构(Havardstructure)，其特点是： 程序和数据具有独立的存储空间、程序总线和数据总线，非常适合实时的数字信号处理。 同时，这种结构使指令存储在高速缓存器中(Cache)，节约了从存储器中读取指令的时间，提高了运行速度。 专用的乘法器 一般的算术逻辑单元ALU(Arithmetic and Logic Unit)的乘法(或除法)运算由加法和移位实现，运算速度较慢。 DSP 设置了专用的硬件乘法器、多数能在半个指令周期内完成乘法运算，速度已达每 秒数千万次乃至数十亿次定点运算或浮点运算，非常适用于高度密集、重复运算及大数据流量的信号处理。 特殊的指令设置 DSP 在指令系统中设置了“循环寻址”(Circular addressing)及“位倒序”(bit—reversed)等特殊指令，使寻址、排序及运算速度大大提高。 另外，DSP 指令系统的流水线操作与哈佛结构相配合，把指令周期减小到最小值，增加了处理器的处理能力。 尽管如此，DSP 芯片的单机处理能力还是有限的，多个 DSP 芯片的并行处理已成为研究的热点。 FPGA 与 DSP 之间的通信 容量减小。然后晕E FPGA 继续往FIFO 送待处理数据，累计到一定容量， 就再发中断，以此循环屯 用 F IFO 的好处在干处理起来 较为简单，但是也会出现DSP 读数速度与处理速度的和大于 FPGA 往FIFO埴数速度的情况 或是DSP 滑检读数中断。这两种情况都会导致瓦FO被填 满面不再发中断 DSP 进入死笭待而不再工作心为了防止死等待状态的出现 以下两条措施有必要在DSP 编程中得以体现 L 尽量加快 DSP· UO 口的读取速度， 以 及 一 次 中 断 的 处 理 速度， 使 其 时 同 小 于 FPG A 向 FI F O 输 入 响应数据的速度心 在 本系统的设计中事 FIFO一次给DSP送4092 个数FPGA 向 FI FO 精入 4092 个数耗时330μ汇 也 就 是 说 ,,. :D SP 读 取 这 心 究个数的时间加上对它们的处理时间 不能超过33如 。在随后的设计中优化了DSP 的很多指令及接口设计， 使 其 一 次 中 断 的 响 应时间为l OOμs , 大大提高了系统的性能。 图像压缩／解压缩一 DCT／IDCT 目前数字视频系统中采用的主要视频压缩方案是MPEG2。 它广泛用于数字电视、机顶盒、数字卫星系统、高分辨率电视(HDTV)解码器、DVD 播放机、数字视频会议设备和Web 电话等应用的核心部分 同时也有一些新标准已经或正在制定之中，包括最著名的MPEG4 标准。 在 MPEG2 和 MPEG4 算法的核心是称为离散余弦变换(DCT)的功能。DCT 的目的是取出一块像素点并去除其中人觉察不到的冗余信息。为解压缩数据，需要离散余弦变换反变换功能。 FPGA Vs DSP 例如，Visicom 公司发现对中值过滤器应用，DSP 处理器需要 67 个周期完成该算法。采用 FPGA 器件只需要运行在 25MHz，因为 FPGA 可并行实现该功能。而DSP 要达到同样的性能则需要运行在超过 1.5GHz 频率。在这一特定的应用中，FPGA 解决方案比一个100MHz 的DSP 处理器要强大约 17 倍。 范围广泛的实时图像和视频处理功能都适配采用FPGA 器件实施，它们包括实时： 图像放置 缩放 色彩和色差校正 阴影增强 边缘检测 直方图功能 锐化 中值过滤器 模糊分析 许