一种高速串行总线时钟补偿方法及系统.pdfVIP

下载本文档

0
0
约1.56万字
约 14页
2023-04-24 发布于北京
举报
版权申诉

一种高速串行总线时钟补偿方法及系统.pdf

1、本文档共14页，其中可免费阅读13页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明属于通信领域，公开了一种高速串行总线时钟补偿方法及系统，包括包括以下步骤：获取高速串行总线各通道的写入数据数量和读出数据数量，并根据写入数据数量和读出数据数量生成各通道的补偿申请；获取高速串行总线各通道的当前写入数据和当前读出数据，并根据当前写入数据和当前读出数据生成各通道的状态信号；根据各通道的状态信号以及补偿申请，生成各通道的补偿使能信号，并根据各通道的补偿使能信号对各通道进行预设的补偿操作。对多通道的各个输入时钟无相位要求，具有灵活的使用性，可应用于多种高速总线协议之中，解决多种高速

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114003543 A (43)申请公布日 2022.02.01 (21)申请号 202111277454.X (22)申请日 2021.10.29 (71)申请人西安微电子技术研究所