二CMOS晶体管基础.pptxVIP

二CMOS晶体管基础第1页/共28页第2页/共28页1、工作原理3D结构图PolysiliconAluminumLW第3页/共28页W线宽(Linewidth), 特征尺寸(Feature Size)指什么？L第4页/共28页MOSFET的三个重要几何参数Lmin、 Wmin和 tox 由工艺确定Lmin： MOS工艺的特征尺寸(feature size) 决定MOSFET的速度和功耗等众多特性L和W由设计者选定通常选取L= Lmin，由此，设计者只需选取WW影响MOSFET的速度，决定电路驱动能力和功耗第5页/共28页① VGS〈Vthn时下面的结构是N+PN+，耗尽层内是没有自由移动的电荷的。D、S之间没有形成一条电流通道,所以IDS=0。第6页/共28页②，VGS=Vthn时由于电场的作用，P—SUB中的少量电子移动到了沟道的顶部。这样就形成了一条电子移动的通道，如果VDS0,就会形成源漏电流IDS。第7页/共28页第8页/共28页沟道夹断第9页/共28页2、阈值电压（Threshold Voltage）阈值电压是当沟道反型时所需的电压 (i.e. 将沟道从p型变到n型的电压).阈值电压可按下式计算:其中 ?ms = 栅和衬底的接触电势（contact potential between the gate and the bulk） ?F = 衬底的静电势(electrostatic potential of the substrate) Q`bo = 耗尽区的电荷(charge in the depletion region) Q`ss = Si/SiO2 接触面的电荷(Si/Sicharge at the Si/SiO2 interface) VSB = 源到衬底的电势差(Source to bulk voltage)第10页/共28页对于一般工艺，Vtn= 0.83V(NMOS的阈值电压), Vtp= - 0.91V(PMOS的阈值电压）, 阈值电压由工艺参数决定第11页/共28页3、MOSFET的 I-V 特性 (线性区Triode Region) 晶体管偏置在 VGS ? VTHN , 此时沟道已形成.漏源电压 (VDS) 较小.漏极电流可用下式表示:第12页/共28页MOSFET I-V 特性 (饱和区Saturation Region) 晶体管偏置在 VGS ? VTHN ，此时沟道已形成.漏源电压较大 (i.e. VDS ? VGS – VTHN).理想的漏极电流可表示为:第13页/共28页当晶体管被夹断(pinchoff)时, 发生了什么?增大 VDS 使耗尽区扩大到沟道中.这导致ID 随 VDS 的增加而增大. 因此ID 可写为:lc 是非理想因子，它是考虑了随着漏极电压增加耗尽层加厚而造成的.第14页/共28页MOSFET I-V Characteristics(伏安特性）曲线VGS：栅极和源极的电压差。VDS:漏极和源极的电压差。ID :流过漏极和源极的电流。Vth:器件的阈值电压，当VGS增加到一定的值时，栅极下面的P型半导体会发生反型，形成N型半导体的沟道。此时D和S之间可以有电流流过，这个特定的电压值，称之为值电压。第15页/共28页阈值电压(Threshold voltage):对于一般工艺，Vtn=0.83V(NMOS的阈值电压), Vtp=-0.91V(PMOS的阈值电压）, 阈值电压由工艺参数决定截止区：ID=0， VGS Vth，VDS〈 VGS-Vth线性区(Linear):饱和区(Saturation):VDS = VGS-Vth第16页/共28页4、MOS CapacitanceMOS电容：由器件本生的构造引起的。Cgs: 栅极和源极的寄生电容。（平板电容）Cgd: 栅极和漏极的寄生电容。（平板电容）Cgb: 栅极和衬底的寄生电容。Cdb: 漏极和衬底的寄生电容。(PN结电容）Csb: 源极和衬底的寄生电容。(PN结电容）是影响最大的第17页/共28页电容值的计算（了解）Capacitance values are the same as Accumulation and Capacitance is comprised of three components以上各式中：Eox:氧化层的介电常数。Tox:氧化层的厚度。Cox’ ： 表示单位面积氧化层的电容值。LD：表示栅极和S、D重叠的宽度（由工艺精度决定）。第18页/共28页深亚微米CMOS IC工艺的寄生电容(数据) Cap. N+Act. P+Act. Poly M1 M2 M3 UnitsArea (sub.) 526 937 83 25 10 8 aF/um2Area (poly)54 18