实验十 加法器与数值比较器.docxVIP

数字电路 数字电路 —— —— PAGE 24—— 实验十 加法器与数值比较器 一、实验目的 1、掌握半加器和全加器的工作原理。 2、掌握数值比较器的工作原理。 3、掌握四位数值比较器 74LS85 的逻辑功能。 二、实验原理 1、半加器 半加器是下表逻辑功能的电路, 由表可以看出这种加法运算只考虑了两个加数本身, 而没有考虑由低位来的进位, 所以称为半加。下面就是一个最简单的半加器的真值表： 被加数A 加数B 和数 S 进位数C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 由真值表可得： 表 10-1 两个 1 位二进制的加法 S ? AB ? AB C ? AB 用异或门和与门组成的半加器的原理图为： 图 10-1 半加器 （a）由异或门和与门组成 （b）半加器的符号 2、全加器 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和解结果给出该位的进位信号。 根据全加器的功能，可列出它的真值表，如表10-2 所示。其中，C 为相邻低位来的进 i-1 位数，S 为本位和数（称为全加和），C 为向相邻高位的进位数。 i i 由全加器的真值表可以写出S 和 C 的逻辑表达式： i i S ? A ? B ? C ， C ? A B ( A ? B )C i i i i?1 i i i i i i?1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 AiBiC A i B i C i-1 S i C i 它的原理图为： 图 10-2 全加器 由异或门、或门和与门组成 (b) 全加器的符号 3、数值比较器的原理 输入输出A B F F FAB AB A=B在数字系统中, 常常要比较两个数的大小。数值比较器就是对两数A、B 进行比较，以判断其大小的逻辑电路。比较结果有 AB、AB、 输入 输出 A B F F F AB AB A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 表 10-3 一位数值比较器的真值表 图 10-3 一位数值比较器的逻辑电路图 对于多位的情况，一般说来，先比较高位，当高位不等时，两个数的比较结果就是高位的比较结果。当高位相等时，两数的比较结果由低位决定。 4、 集成数值比较器 74LS85 集成数值比较器 74LS85 是四位数值比较器，它的管脚图和真值表如下： 图 10-4 74LS85 的管脚图 其中 10、12、13、15(或 1、9、11、14)脚是输入端，2、3、4（或 5、6、7）脚为输出端。8 脚为地，16 脚为电源。 表 10-4 74LS85 的真值表 三、实验设备与器材 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、数字万用表。 4、芯片 74LS85、74LS00、74LS04、74LS08、74LS32。 四、实验内容及实验步骤 1、将数字逻辑电路实验箱扩展板插在实验箱相应位置，并固定好，插上实验需要的芯片，用门电路组成一个半加器，连线并验证其逻辑功能，自拟真值表，并将实验结果填入表中。 2、用门电路组成一个全加器，连线并验证其逻辑功能，自拟真值表，并将实验结果填入表中与逻辑表达式加以比较。 3、用全加器完成 8 位二进制数的相加，验证其逻辑功能。 4、自己连线，验证 74LS85 的逻辑功能。 5、数值比较器的扩展 数值比较器的扩展方式有串联和并联两种。一般位数较少的话，用串联方式；如果位数较多且要满足一定的速度要求时，用并联方式。 这里我们用串联方式，用两片74LS85 组成 8 位数值比较器。我们知道，对于两个8 位数，若高4 位相同，它们的大小将由低4 位的比较结果确定。因此，低4 位的比较结果作为 高 4 位的条件，即低 4 位比较器的输出端应分别与高4 位比较器的I 、I 和 I 端连接， 见下图。 AB AB A=B 图 10-5 用两片 74LS85 组成 8 位数值比较器 具体的实验方法为：在扩展板上插上两片74LS85（注意芯片插在 16PIN 的插座上），按照上图连线，实现 8 位数值比较器功能。 五、实验预习要求 认真复习半加器、全加器、半减器、全减器和数值比较器的工作原理。 自己查找资料学习如何使用 74LS85。 实验前，画好实验用的电路图和表格。 六、实验报告要求 试用半加器和或门实现全加器，并验证其逻辑功能。 参考课本及有关资料，设计简单的半减器和全减器，画出电路图和真值表，并验证其逻辑功能。 用简单的逻辑门设计一个二位二进制数值比较器，画出逻辑电路图，将实验结果填入自制的表中。 如何用全加器实现多位数的相加？ 思考：如何用并联方式扩展数值比较器