1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

一种基于抗噪声模糊递归神经网络的FPGA实现方法.pdfVIP

  • 2
  • 0
  • 约1.62万字
  • 约 15页
  • 2023-05-18 发布于四川
  • 举报

一种基于抗噪声模糊递归神经网络的FPGA实现方法.pdf

    本发明公开一种基于抗噪声模糊递归神经网络的FPGA实现方法，包括以下步骤：将机械臂末端轨迹运动规划任务转换为受多类约束的时变二次规划任务；时变二次规划任务引入惩罚函数和拉格朗日函数转换为时变矩阵方程，并通过抗噪声模糊递归神经网络对时变矩阵方程进行求解；将抗噪声模糊递归神经网络映射到FPGA构成FPGA求解模块；确立FPGA求解模块的数据格式和底层乘法器；FPGA求解模块在FPGA中基于流水线实现并获得最优解；对最优解进行积分，得到时变二次规划任务的最优解。本发明的有益效果是：求解模块实时性好，计

    (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116117825 A (43)申请公布日 2023.05.16 (21)申请号 202310350455.5 (22)申请日 2023.04.04 (71)申请人 人工智能与数字经济广东省实验室

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >