FPGA实验四键盘扫描显示电路.pdfVIP

实验四 矩形键盘扫描显示电路设计 一、 实验目的： 1、熟悉Verilog 语言编写的键盘扫描显示电路。 2、在Libero 软件中，并对其电路进行仿真。 二、 实验原理： 键盘扫描显示电路的Verilog HDL 程序主要由3 个always 模块构成:第一个为模4 计数 器模块；第二个为完成对键盘进行扫描和编程的功能，在计数器的每个状态从 FPGA 内部 送出一列扫描数据给键盘，然后读入经过去抖处理的4 行数据，并根据行，列数据之间的关 系，对按键进行编码，确定按下的是哪个键；第三个模块完成键值的显示，即显示按键的编 号。 下面是个键盘扫描的程序，大家仿真分析下。 module scankey(outled,scansig,dsw,clk,keyvaule); input clk;//键盘扫描时钟信号 input [3:0]dsw;//去抖后的按键信号 output [3:0]scansig;//输出扫描信号给键盘 output [7:0]keyvaule; output [7:0]outled; //输出七段码给共阴极数码管 reg [3:0]scansig; reg [7:0]keyvaule; reg [7:0]outled; reg [1:0] q; always @(posedge clk) begin q=q+1’b1; end always @(q or dsw) case(q) 2’b00: begin scansig=4’b0111; case (dsw) 4b0111: keyvaule=8b0111_0111; //key0 4b1011: keyvaule=8b0111_1011; //4 4b1101: keyvaule=8b0111_1101; //8 4b1110: keyvaule=8b0111_1110; //c default : keyvaule=8b1111_1111; endcase end 2’b01: begin scansig=4’b1011; case (dsw) 4b0111: keyvaule=8b1011_0111; //key1 4b1011: keyvaule=8b1011_1011; //5 4b1101: keyvaule=8b1011_1101; //9 4b1110: keyvaule=8b1011_1110; //d default : keyvaule=8b1111_1111; endcase end 2’b10: begin scansig=4’b1101; case (dsw) 4b0111: keyvaule=8b1101_0111; //key2 4b1011: keyvaule=8b1101_1011; //6 4b1101: keyvaule=8b1101_1101; //a 4b1110: keyvaule=8b1101_1110; //e default : keyvaule=8b1111_1111; endcase end 2’b11: begin scansig=4’b1110; case (dsw) 4b0111: keyvaule=8b1110_0111; //key3 4b1011: keyvaule=8b1110_1011; //7 4b1101: keyvaule=8b1110_1101; //b 4b1110: keyvaule=8b1110_1110; //f default : keyvaule=8b1111_1111; endcase end