理学组合逻辑电路分析与设计课时.pptxVIP

第1页/共106页理学组合逻辑电路分析与设计课时第2页/共106页第2章 组合逻辑电路分析与设计2.1 集成门电路 （4课时）2.2 组合逻辑电路分析 （2课时）2.3 组合逻辑电路设计 （2课时）2.4 译码器 （4课时）2.5 编码器 （2课时）2.6 数据选择器 （2课时）2.7 应用举例：八人抢答器设计与仿真 （2课时）总结+习题 （2课时）第3页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.1 数字电路的分类随着数字电子技术的发展，分立元件构成的数字电路已经很少使用，取而代之的是数字集成电路。所谓数字集成电路是指将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或系统。1. 按电路逻辑功能的不同，可以分为组合逻辑电路和时序逻辑电路。2. 按集成电路的大小规模不同又分为小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）和超大规模集成电路（VLSI）。3. 按电路所用器件的不同，又可分为单极性电路和双极性电路。最常用的单极性电路是CMOS（Complementary Symmetry Metal Oxide Semiconductor）电路，最常用的双极性电路是TTL（Transistor-Transistor-Logic）电路。第4页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.1 数字电路的分类图2-1 数字集成门电路实物图（a）双列直插式 （b）贴片式 图2-2 数字集成电路管脚号排布规律第5页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.1 数字电路的分类第6页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.1 数字电路的分类第7页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路TTL电平2.1.2 TTL和CMOS集成门电路性能特点三极管特性 TTL与非门电路构成 1. 输入级：R1、T1 2. 中间级：R2、T2、R3 产生两个相反的信号，用以驱动输出级。3. 输出级: R4、T3、T4、D输出级特点：①静态功耗低②开关速度快T1为多发射极晶体管这种电路结构称为推拉式电路输入极中间极输出极第8页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.2 TTL和CMOS集成门电路性能特点 TTL与非门电路工作原理设输入信号高低电平分别为 UiH=3.6V; UiL=0.3VPN结正向导通电压为0.7V;1. 输入中有低电平T1管发射结导通，T1管饱和 由于T2基极电压仅为（0.3＋0.3）V ,故T2、 T4均截止 T3、D导通，输出约为3.6V（5-0.7-0.7=3.6）。 输出高电平1。第9页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.2 TTL和CMOS集成门电路性能特点 TTL与非门电路工作原理设输入信号高低电平分别为 UiH=3.6V; UiL=0.3VPN结正向导通电压为0.7V;2. 输入均为高电平 T1管处于倒置工作状态（be结反偏，bc结正偏）；T2管处于饱和工作状态；T3管处于截止工作状态;T4管处于饱和工作状态;综合上面两种情况,该电路实现与非功能。F输出为“0”。第10页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.2 TTL和CMOS集成门电路性能特点CMOS门电路 要求电源VDD大于两管开启电压绝对值之和，即VDD＞（VTN+|VTP|），且TN=|VTP|。 CMOS非门电路结构 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成，通常称为互补型MOS逻辑电路，简称CMOS逻辑电路。（1）当输入为低电平，即Vi=0V时，TN截止，TP导通，TN的截止电阻约为500MΩ，TP的导通电阻约为750Ω，所以输出VO≈VDD，即Vo为高电平。CMOS非门电路(a) 电路图(b) 简化电路 第11页/共106页第2章 组合逻辑电路的分析与设计2.1 集成门电路2.1.2 TTL和CMOS集成门电路性能特点 CMOS非门电路结构要求电源VDD大于两管开启电压绝对值之和，即VDD＞（VTN+|VTP|），且TN=|VTP|。（2）当输入为高电平，即Vi=VDD时，TN导通，TP截止，TN的导通电阻约为750Ω，TP的截止电阻约为500MΩ，所以输出Vo≈0V，即Vo为低电平。所以该电路实现了非逻辑。 通过以上分析可以看出，在CMOS非门电路中，无论电路处于何种状态，TN、TP中总有一个截止，所以它的静态功耗极低，有微功耗电路之称。CMOS非门电路(a) 电路图(b) 简化电路 第12页/共106页第2