数字钟电路设计(闪烁整点报时)(数电).doc

数字钟电路设计 电气工程及其自动化 苏 盛 指导老师 曾繁政 【引 言】 电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。因此，时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。 【内容摘要】 数字时钟实际上是一个对标准频率（1HZ）进行计数的计数电路。振荡器是数字时钟的核心，选用555定时器构成振荡器电路。以计数器74LS90来实现时间计数单元的计数功能。显示译码器74LS48将输入的8421BCD码转化成驱动数码管发光的高、低电平信号，驱动数码显示出不同的六、十和二十四进制数字符。用门电路实现校时及整点报时电路。时间以24小时为一周期。 【关键词】 数字时钟，振荡器，校时，整点报时 方案设计与论证 论文采取理论分析和实践研究相结合的研究方案。在理论分析上，论文主要结合数字电路的知识，涉及数字时钟电路的结构和原理分析；在实验验证方面，采用计算机模拟和实物实践的方法，应用PROTEL软件进行电路图设计和PCB的制作，使用元器件完成电路实物的安装，利用电子辅助工具对实物进行调试。此方案已在毕业设计制作过程中得到论证。 （一）、设计目的 数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。因此得到了广泛的使用。数字时钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。通过设计加深对刚刚学习了的数字电子技术的认识。 我们此次设计数字时钟是为了了解数字时钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。而且通过数字时钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字时钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。 （二）、设计指标 1、显示时、分、秒， 24小时制。 2、具有校时功能，可以对小时和分单独校时。 3、具有整点报时功能。 4、为了保证计时准确、稳定，由555振荡电路提供标准时间的基准信号。 二、系统框图 （一）、数字时钟的构成 数字时钟实际上是由一个对标准频率（1HZ）进行计数的计数电路为主要部分构成的。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路来构成数字时钟的标准时间基准信号。 （二）、数字时钟的组成框 图3-1 三、单元电路选取和分析 （一）、振荡器设计原理 图4-3 555振荡电路及其工作波形 由f = 1 / T = 1 / 0.7（ R1+2R2 ）C = 1K Hz （2-1） 和q = tw1 /（tw1 + tw2）= R1 /（R1+R2） （2-2） 为见有效误差,经计算，取R1=4.8KΩ，R2=5.1KΩ，为了使产生脉冲的周期误差小，我选用R1加一个10 KΩ的电位器。电容应选用0.1μF。为见效可能出现的干扰，555芯片的5脚还应接0.01μF的滤波电容。 （二）、 分频器电路 分频器的主要功能有两个：一是产生标准“秒”脉冲信号，二是可提供功能扩展电路需要的信号，如仿电台报时用的1KHZ的高音频率信号和500HZ的低音频率信号。 74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如下所示： 该芯片内部有一个2分频和一个5分频器，要实现10分频就的将中规模计数器74LS90的QA端和其输入端INA相连，即可实现十分之一分频。将3片这样连接的74LS90级联，因为每片为十分之一分频器，3片级联就正好得到1HZ的标准“秒”脉冲信号。而第一片的输出端QA输出的即为500HZ 。具体电路如图2-6。 图示 分频电路 （三）、 时间计数器电路 时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。这些计数器电路都可以由中规模集成计数器74LS90来实现。 1、秒计数器的设计 秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。“秒”计数器为60进制计数器。实现此100模数的计数器是由两片中规模集成计数器74LS90构