伪随机码生成电路、方法.pdfVIP

  • 80
  • 0
  • 约1.65万字
  • 约 16页
  • 2023-07-05 发布于四川
  • 举报
本申请提供了一种伪随机码的生成电路、方法。伪随机码的生成电路包括:初始值模块,用于存储指定的初始状态值和反馈多项式;异或门阵列模块,所述异或门阵列模块与初始值模块连接,用于对初始状态值进行计算,生成高位状态值;数据流存储模块,用于根据初始状态值和高位状态值生成当前周期的状态数据,并在状态数据中选择预设位数的状态值作为输出数据流;数据输出模块能够将输出数据流作为伪随机码输出。本申请通过异或门阵列模块生成多位状态值组成的状态数据,通过数据流存储模块输出预设位数的状态数据,一次输出多位伪随机码,提高伪

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116382634 A (43)申请公布日 2023.07.04 (21)申请号 202310613519.6 (22)申请日 2023.05.29 (71)申请人 牛芯半导体(深圳)有限公司 地址

文档评论(0)

1亿VIP精品文档

相关文档