1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 行业资料
  5. 国内专利

用于复杂逻辑单元的紧凑3D堆叠CFET架构.pdfVIP

  • 4
  • 0
  • 约2.56万字
  • 约 28页
  • 2023-07-07 发布于四川
  • 举报

用于复杂逻辑单元的紧凑3D堆叠CFET架构.pdf

    一种3DIC，包括：具有衬底表面的衬底；第一半导体器件堆叠体，该第一半导体器件堆叠体沿着该衬底的厚度方向堆叠；以及第二半导体器件堆叠体，该第二半导体器件堆叠体沿着该衬底的厚度方向堆叠并且在沿着该衬底表面的方向上邻近该第一堆叠体设置。该第一堆叠体和该第二堆叠体的每个半导体器件包括栅极以及设置在各自的栅极的相反两侧的一对源极‑漏极区，并且该第一堆叠体和该第二堆叠体的每个栅极是分裂栅极。栅极接触件在物理上连接到这些半导体器件中的第一半导体器件的第一分裂栅极。该栅极接触件形成局部互连结构的至少一部分，

    (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113875007 A (43)申请公布日 2021.12.31 (21)申请号 202080039123.X 丹尼尔 ·沙内穆加梅　 (22)申请日 2020

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >