【数字逻辑】学习笔记第五章Part3时序逻辑电路（常用时序逻辑电路及其应用）.pdfVIP

【数字逻辑】学习笔记第五章Part3时序逻辑电路（常⽤时序逻辑电路及其应 ⽤） ⽂章⽬录 ⼀、计数器 1.计数器概念和分类 计数： 累计输⼊脉冲的个数构成： 1 个触发器有 2 个状态，可计 2 个数( 1 位⼆进制数) n 个触发器有 2n 个状态，可计 2n 个数( n 位⼆进制数) 应⽤：分频、定时、产⽣节拍脉冲和脉冲序列、进⾏数字运算等. 分类如下： 按数制分： ⼆进制计数器 ⼗进制计数器 N 进制(任意进制) 计数器按计数⽅式分： 加法计数器 减法计数器 可逆计数 ( Up-Down Counter ，既能够做加法也能够做减法) 按时钟控制分： 同步计数器 ( Synchronous ) 异步计数器 ( Asynchronous ) 我们的重点在于同步集成计数器。同步计数器的特点：在同步计数器内部， 各个触发器都受同⼀时钟脉冲——输⼊计数脉冲(计数就是统计 累计输⼊脉冲的个数)的控制， 因此， 它们状态的更新⼏乎是同时的， 故被称为 “同步计数器”。 下⾯就将介绍常⽤的同步计数器。 2.双时钟可逆⼗六进制计数器74LS193 (1) 74LS193的引脚⽰意图和逻辑功能图 双时钟是指存在两个时钟信号，可逆指的是既可以做加法计数，也可以做减法计数。 为了使⽤74LS193，我们必须掌握其引脚的功能： Vcc ：外接电源； GND ：接地； CPD ：减法(down)脉冲输⼊信号； CPU ：加法(up)脉冲输⼊信号； CO ：进位输出端，carry output，多个74LS193级联的时候有⽤处； BO ：借位输出端，borrow output，多个74LS193级联的时候有⽤处； D D D D ：外部输⼊数据，⽤于异步置数； 3 2 1 0 Q Q Q Q ：计数器输出数据； 3 2 1 0 CR ：异步清零端； LD ：异步置数控制端； (2) 74LS193的逻辑功能表 CR=1 Q Q Q Q 0000 时，异步清零，计数器输出数据 3 2 1 0 为 ； CR=0，LD=0 Q Q Q Q D D D D 时，异步置数 3 2 1 0 为 3 2 1 0 ； CR=0，LD=1 CP ↑ CP =0 1 CO ，既不清零也不置数，此时如果 U 且 D 时，加 计数；当加法计数到达 1111 时，进位输出 输出⼀个脉宽等于 CPU 的低电平部分的低电平脉冲；当下⼀个 CPU 上升沿到来时，CO 变为⾼电平，由此产⽣⼀个 CO 的上升 沿；多个74LS193级联时，正好将低位的 CO 端与⾼位的 CPU 端连接起来； CR=0，LD=1 CP ↑ CP =0 1 BO ，既不清零也不置数，此时如果 D 且 U 时，减 计数；当减法计数到达 0000 时，借位输出 输出⼀个脉宽等于 CPU 的低电平部分的低电平脉冲；当下⼀个 CPD 上升沿到来时，BO 变为⾼电平，由此产⽣⼀个 BO 的上升 沿；多个74LS193级联时，正好将低位的 BO 端与⾼位的 CPD 端连接起来； CR=0，LD=1 CP ,CP ，且 D U 均⽆变化时，状态保持。 3.⽤集成计数器实现任意进制计数 若已有 N 进制计数器，现在要实现 M 进制计数器： M N ：反馈清零法或反馈置数法 M N ：多个芯⽚级联 (1)反馈清零法和反馈置数法 (M N) 在 N 进制计数器的顺序计数过程中， 若设法使之跳过 N −M 个状态 ， 就可以得 到 M 进制计数器 ， 其⽅法有清零法(复位法)和置数法(置位法)。注意，两种⽅法的使⽤是有条件的。 a.反馈清零法 清零法 适⽤于有清零输⼊端( 异步 或 同步 ）的