2023年基于FPGA的电子密码锁设计.pdfVIP

基于 FPGA的电子密码锁设计 一、前言 电子密码锁的使用体现了人们的消费水平、保安意识与科技水平的提高, 而且避免了携带甚至丢失钥匙的麻烦。目前设计密码锁的方法很多, 例如传统的 PCB板设计、用 PLC 设计或者单片机设计等等。而用 VHDL可以更加快速、灵活 地设计出符合各种要求的密码锁, 优于其她设计方法。VHDL就是一种符合 IEEE 标准的硬件描述语言, 其最大的特点就是借鉴高级程序语言的功能特性 , 对电路 的行为与结构进行高度的抽象化、规范化的形式描述, 并对设计的不同层次、不 同领域的模拟验证与综合优化等处理, 使设计过程延到高度 自动化。 二 、方案设计 密码锁的的构成主要 由密码输入 、密码设置 、比较控制与报警部分组成, 此外密码锁必须能够保存已设置 的密码, 因而需要一个寄存器来保存密码, 同时 由于控制 电路与报警 电路要用到不同的时钟, 因而需要一个时序产生 电路来生成 需要的不同信号, 采用分频方法实现。 根据密码锁的电路特点, 选用的就是实验箱的模式 6 电路, 根据 电路功能, 在这里设计的密码锁以 4 位 2 进制代码作为密码的电子密码锁。 其原理框图如下所示: 报警 电路 时序产生 电路 比较控制 开锁信号 密码输入 寄 存 器 ( 保 存 密码设置 设置的密码) 图一、电子密码锁原理框图 三、功能模块 的实现 1、时序电路 在密码锁的电路 中, 输入计时、报警计时需要的 1HZ的时钟脉冲信号, 而驱 动蜂鸣器工作需要的很高频率 的脉冲信号 , 因而这里采用输入一个 高频脉冲 (1024HZ)信号来驱动蜂鸣器, 采用分频 的方法得到1HZ的计时脉冲, 程序如下: process(clk_1k) variable cnt1:integer:=0; begin if rising_edge(clk_1k) then if cnt1=512 then clk_1=not clk_1; cnt1:=0; else cnt1:=cnt1+1; end if; 基于 FPGA的电子密码锁设计 end if; end process; 程序说明:clk_1k 为输入的 1024HZ高频脉冲,cnt 为分频得到的 1HZ计时脉冲。 2 、密码设置 为了安全性, 密码锁必须能够重复的设定密码, 在设定密码锁后, 应该设置一 要用到不同的时钟因而需要一个时序产生电路来生成需要的不同信号采用分频方法实现根据密码锁的电路特点选用的 个寄存器来存储设定的密码, 程序如下: process(rst,password,enter_p) is begin if rst=0 then if enter_p=1 then ram=password; en1=1; end if; end if; end process; 程序说明:rst 低电平时所有的模块复位, 只有密码设置模块工作; password 为设置密码时的输入端,ram 就就是存储密码的寄存器;enter_p