【VHDL精品讲义】第(7)章.pptxVIP

第7章 状态机设计;7.1 一般有限状态机设计 ;7.1 一般有限状态机设计 ; 有限状态机的主要功能是用来实现一个数字电路设计中的控制部分．在这点上它与CPU的功能十分类似： 哪为什么要用有限状态机呢?这主要是因为有限状态机与CPU相比又有一 些优于CPU的功能,主要体现在以下几个方面： ; 2.可靠性方面，状态机的优势也是十分明显,CPU本身的结构特点与执行软件指令的工作方式决定了任何CPU都不可能获得圆满的容错保障．因此，用于要求高可靠性的特殊环境中的电子系统中,如果以CPU作为主控部件，应是一项错误的决策。然而，状态机系统就不同了,首先它是由纯硬件电路构成．不存在CPU运行软件过程中许多固有的缺陷；而且当状态机进入非法状态并从中跳出,进人正常状态所耗的时间十分短暂．通常只有两三个时钟周期，约数十个ns。尚不足以对系统的运行构成损害．而CPU通过复位方式从非法运行方式中恢复过来．耗时达数十ms。这对于高速高可靠系统显然是无法容忍的．; 3.由于状态机的结构模式相对简单．设计方案相对固定，特别是可以定义符号化枚举类型的状态．这一切都为VHDL综合器尽可能发挥其强大的优化功能提供了有利条件、而且．性能良好的综合器都具备许多可控或自动的专门用于优化状态机的功能． 4.状态机容易构成性能良好的同步时序逻辑模块．这对于对付大规模逻辑电路设