Cache实验设计报告.docxVIP

下载本文档

9
0
约小于1千字
约 11页
2023-08-05 发布于内蒙古
举报
版权申诉

Cache实验设计报告.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

内蒙古大学《计算机组成原理》实验设计报告设计题目：组合逻辑控制器设计班级： 13 软件二班小组组长：张曦(0131124497) 小组成员：李聪、高浪、沈冲、王佳煜、罗旭亮指导老师：刘彩霞、实验设计目的 : 设计一个指令格式如下图的组合逻辑控制器。直接寻址地址 C 9 操作码 8 寻址方式 7 1 0 寄存器编号 0 : CLA 0:寄存器直接 0 : R0 1 : R1 】、实验设计原理及思路 : 1、cup 数据通路图如下: 2、指令微流程图如下: TO:PC-SB,SB-AR,RD T1:DR-SB,SB-IR T2:PC+1 IR(9)=0 (CLA) IR (8) =0 (寄存器直接寻址) IR(9)=1(ADD) 杆 IR(8)=1 (存储器直接寻址) T0:(IR(O))-SB,SB-ALU.R,AC-ALU 丄 T1:ADD,ALU.0-AC T0:IR(0-7)-SB,SB-AR,RD T1:DR-SB,SB-ALU.R,AC-ALU.L T2:ADD,ALU.O-AC 其中微命令如下: PC-SB DR-SB IR(O)-SB IR(0-7)-SB SB-AR SB-IR SB-ALU.R O-AC ALU.O-AC AC-ALU.L PC+1 RD ADD 3、微命令编码设计 3 2 2 1 1 1 1 4、此地址部分设计： NAC 字段： 2 位 00:顺序； 01 :无条件跳转； 10:指令跳转； 11 : add 寻址方式跳转 NA 字段： 4 位共 9 跳微指令所以 NA 占 4 位 5、控制存储器存储空间分配 3 2 2 1 1 1 2 AC-A AC-ALU,L NACNA SBout PC+1 ACin SBin ADD RD 取取指 CLR 执行 ADD 寄存器直接寻址执行 ADD 存储器直接寻址执行三、实验代码(C++) : 四、实验设计总结：高速缓存存储器(Cache) ,是计算机组成中很重要的组成部件之一，它协调了 CPU 运算速度和主存读取速度，使计算机的性能得到了飞跃性的提升，它的设计是我们值得认真思考认真去研究的。