讲多功能算术与逻辑运算单元ALU.ppt

一、算术逻辑运算的实现 ;1、全加器（FA）;全加器的逻辑方程和电路;全加器构成加法器;2、进位产生与传递;串行进位;设n位并行加法器的序号是：第1位为最低位，第n位为最高位，则各进位符号的逻辑式如下： ;为了提高运算速度，现在广泛采用并行进位（先行进位）结构，即并行地形成各级进位。逻辑式如下：;并行进位的特点;以16位加法器为例，将其分为4组，每组4位。 在组内，按照并行进位函数直接产生C1～C4，这些进位可同时得到。实现这种进位逻辑的电路称为4位先行进位电路（CLA），如74181ALU。 利用这种4位一组的CLA电路和4位全加器可以构成4位CLA加法器。注意，4位CLA加法器包含了两部分逻辑：4位全加器和4位一组的先行进位链，这个组内的进位为一级进位。 在组间，每个组的进位输入是前一个组的进位输出，而每个组的进位输出是下一个组的进位输入.;单级先行进位（续一）;组内并行、组间并行的进位链 ;信息工程系;单级先行进位（续二）;多级先行进位;多级先行进位（续一）;多级先行进位（续二）;多级先行进位（续三）;多级先行进位（续四）;4、多功能算术逻辑部件ALU;一位全加器(FA)的逻辑表达式为 Fi＝Ai⊕Bi⊕Ci Ci＋1＝AiBi＋BiCi＋CiAi 将Ai和Bi先组合成由控制参数S0,S1,S2,S3控制 的组合函数Xi和Yi,然后再将Xi,Yi和下一位进位数通 过全加器进行全加。这样,不同的控制参数可以得到 不同的组合函数,因而能够实现多种算术运算和逻辑 运算。因此,一位算术/逻辑运算单元的逻辑表达式为 Fi＝Xi⊕Yi⊕Cn＋i Cn＋i＋1＝XiYi＋YiCn＋i＋Cn＋iXi ; 上式中进位下标用n＋i代替原来以为全 加器中的i,i代表集成在一片电路上的ALU的 二进制位数。 对于4位一片的ALU,i＝0,1,2,3。 n代表若干片ALU组成更大字长的运算器时每 片电路的最低位计数,例如当4片ALU组成16 位字长的运算器时,n＝0,4,8,12。 ; 控制参数S0 ,S1 ,S2 ,S3 分别控制输入Ai和Bi,产生Y和X 的函数。其中Yi是受S0 ,S1控制的Ai和Bi的组合函数,而Xi是受 S2 ,S3控制的Ai和Bi组合函数,其函数关系如表2.4所示。 ; ;;信息工程系;功能之二：先行进位逻辑（实现高速运算）; 4位之间采用先行进位公式,根据式（2.36）,每一 位的进位公式可递推如下： 　第0位向第1位的进位公式为： Cn＋1＝Y0＋X0Cn 其中Cn是向第0位（末位）的进位。 　第1位向第2位的进位公式为： Cn＋2＝Y1＋X1Cn＋1＝Y1＋Y0X1＋X0X1Cn　 　第2位向第3位的进位公式为： Cn＋3＝Y2＋X2Cn＋2＝Y2＋Y1X1＋Y0X1X2＋X0X1X2Cn 　　第3位的进位输出（即整个4位运算进位输出）公式为： Cn＋4＝Y3＋X3Cn＋3＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3＋X0X1X2X3Cn; 这样,对每一片ALU来说,都有三个进位输出。其中 G称为进位发生输出,P称为进位传送输出。在电路中多 加这两个进位输出的目的,是为了便于实现多片（组） ALU之间的先行进位,为此还需一个配合电路,称之为先 行进位发生器(CLA),下面还要介绍。 　　Cn+4是本片(组)的最后进位输出。逻辑表达式表明, 这是一个先行进位逻辑。换句话说,第0位的进位输入 Cn可以直接传送到最高位上去,因而可以实现高速运算。;定点运算器的组成; 前面说过,74181ALU设置了P和G两个本组先行进 位输出端。如果将四片74181的P,G输出端送入到 74182先行进位部件（CLA）,又可实现第二级的先行 进位,即:组与组之间的先行进位。 　　假设4片（组）74181的先行进位输出依次为: P0,G0; G1，P1; P2,G2; P3,G3,那么参考式(2.37)的进 位逻辑表达式,先行进位部件74182CLA所提供的进位 逻辑关系如下：　　　; 根据以上表达式,用TTL器件实现的成组 先行进位部件74182的逻辑电路图如图2.12所 示 其中G*称为成组进位发生输出,P*称为成组 进位传送输出。 ;信息工程系; 下面介绍如何用若干个74181ALU位片,与配套 的74182先行进位部件CLA在一起,构成一个全字长 的ALU。 　　下图示出了用两个16位全先行进位部件级联 组成的32位ALU逻辑方框图。在这个电路中使用了 八个7