verilog出租车计价器.pdf

EDA 技术课程设计报告 摘 要 出租车计价器电路是以 50m 产生一个脉冲进行上升沿检测进行计算此时的里程和 价钱并用数码管显示处理的逻辑电路。本设计详细介绍了依据功能要求进行控制电路方 案设计的过程，并在此基础上将整体电路分为分频模块，脉冲同步信号处理模块，里程 计数模块、价钱计数模块和数码管显示灯主要功能模块。实现过程中采用Verilog HDL 描述、ModelSim6.2b 进行功能仿真、Quartus Ⅱ9.0 进行逻辑综合和适配下载，最后在 Altera 公司的Cyclone Ⅱ的芯片EP2C8Q208C8 上实现并完成测试。在此过程中，完整地 建立了测试平台，完成了功能和时序仿真，从而保证了设计的功能与时序的正确性。 关键词 Verilog HDL ；FPGA ；仿真；综合 ────────────────────────────────────────────────── I EDA 技术课程设计报告 目 录 引 言 1 1 总体电路结构设计 2 1.1 电路功能与性能 2 1.2 电路接口 2 1.3 电路功能框图 3 1.4 验证方案 5 2 模块设计 6 2.1 分频信号处理模块设计 6 2.2 同步脉冲信号处理模块设计 7 2.3 计里程处理模块设计 8 2.4 计价处理模块设计 9 2.5 数码管显示模块 11 3 设计仿真与测试 12 3.1 仿真与测试的功能列表 12 3.2 仿真平台构建和仿真结果 12 3.2.1 顶层仿真平台与激励 12 3.2.2 电路功能仿真结果 13 3.2.3 电路后仿真结果 15 3.3 测试环境的搭建与测试结果 15 3.3.1 测试环境模拟 15 3.3.2 电路测试结果 15 4 电路约束与综合实现 16 4.1 时序约束 16 4.2 引脚锁定约束 18 4.3 电路综合报告 18 4.4 设计实现与下载 19 结论 22 参考文献 23 ────────────────────────────────────────────────── II EDA 技术课程设计报告 引 言 随着可编程器件 FPGA/CPLD 成本的逐渐降低，以及开发测试技术的日益普及， FPGA/CPLD 以其较好的集成度和稳定性、可编程实现与升级的特点，在电子设计领域得 [1] 到了越来越多的应用 。 本设计要实现一个出租车计价器电路，完成出租车里程和价钱的计数。此电路可以 通过 51 单片机进行控制实现也可以通过全定制的专用的集成芯片进行电路实现。 FPGA/CPLD 和51 单片机的方式各有优点：单片机灵活性更强，但是逻辑可扩展性不强； 可编程逻辑FPGA/CPLD 方式实时性更好，逻辑可扩展性也好，如在FPGA/CPLD 中使用CPU [2] 核，则有着明显的应用优势 。 本设计采用FPGA/CPLD 的方案，使用Altera 的Cyclone Ⅱ芯片EP2C8Q208C8，开发 [3] 过程中采用Altera 的集成工具Quartus Ⅱ9.0 实现设计 。基本流程是这样的：首先根 据设计任务要求进行方案的设计，包括引脚确定、时序关系、功能框图与模块划分、控 制方法等；然后依据模块设计进行模块HDL 代码的输入与功能仿真，功能仿真采用HDL 仿真工具Modelsim6.2b；完成功能仿真后在Quartus Ⅱ9.0 平台下进行电路的约束与综 [5] 合 ；综合结果无误后进行布局与布线，生成配置文件；在下载前进行时序分析；最