c集成电路工艺结构及锁效应形成机理分析.docxVIP

c集成电路工艺结构及锁效应形成机理分析 0 低功率c结构电路 mc（commercialseismal）是集成了nmos和规模最大（vlasi）电路的电路结构。1973年，序言和萨支图（sah）提出了该模型。这是一个基于nmosn和pmos（p沟路径mos）的逻辑装置。cmos电路的主要优点是，只有在逻辑状态转换（例如，从0到1）中产生的大瞬态电流才会生成，并且在稳定状态下只有小的电流流出。当它们被应用于数字逻辑电路时，它们的功率损失可以显著减少。一般来说，每个芯片上的设备数增加时，功率消耗是主要限制因素。低功率消费已成为c电路中最具吸引力的特色。此外，kb结构具有良好的噪声抑制能力和高输出阻力，与传统的双极型、nmos和pmos结构的电路相比具有良好的优越性。随着集成电路复杂度的增加，制造技术从nmos技术转向sicp。对于先进电路来说，rc技术是最重要的技术。事实上，在ulsi（大规模电路）电路中，只有rc才能工作。 尽管CMOS结构的电路有众多优点,但它并非完美无缺.比如,它的工艺要求比NMOS复杂(需要额外的阱形成技术)、器件占用硅片面积比较大(相对于NMOS而言,难以小型化).更主要的是,CMOS 结构会形成电路的闩锁(又称闭锁、自锁、闸流效应),这是CMOS电路与生俱来的寄生效应,它会严重影响电路的功能,造成电路功能混乱甚至电路根本无法工作或烧毁.这是早期CMOS技术