非易失性存储器.docxVIP

非易失性存储器 绪论 随机存储器（如DRAM和SRAM）的缺点之一就是掉电后所存储的数据会随之丢失。为了克服这个问题，人们已设计并开发出了多种非易失或/且可编程的存储器。最近，基于浮栅概念的闪存由于其小的单元尺寸和良好的工作性能已经成为最通用的非易失存储器。因此，在本文中，我们将着重介绍ROM的两种结构（即NOR和NAND阵列）和闪存的基本结构及其应用。 MOSROM阵列的两种实现方法2.1基本ROM单元 只读存储器阵列可以看做是一种简单的组合布尔逻辑，即它对每个输入组合（地址）都会产生一个指定的输出值。因此，在一个特定地址存储二进制信息，可以通过被选行（字线）与被选列（位线）间有无数据路径（相当于特定位置上有无元件或元件是否在标准电压下导通）来实现。而实现数据路径的基本结构有两种，即NOR和NAND阵列。 （a）DiodeROM（b）MOSROM1（c）MOSROM2图2.1ROM的1和0单元的不同实现方式 首先，考虑最简单的单元，如图2.1（a）所示，这是一个基本的ROM单元。假设位线BL通过一个电阻接地，没有任何其他的激励或输入。这就是0单元中的情况（2.1（a）下图）。由于字线WL和位线BL之间不存在任何实际的连接，所以BL的值为低电平而WL得值无关。反之，当把一个高电压^昵加在1单元的字线上时二极管导通，字线被上拉至*匕伽），结果在位线上形成了一个1。总之，在WL和BL之间是否存在一个二极管区分了ROM单元中存放的是1还是0。 2.2NORROM结构 然而，由于二极管单元的位线与字线是不隔离的，所有需要用来充电位线电容的电流必须通过字线和它的驱动器来提供，而这些电流这大容量存储器中是非常大的，因此，这一方法只适用于小存储器。一个改善隔离的方法是在单元中使用一个有源器件，如图2.1(b)所示，其工作原理与二极管单元相同，但是它的所有输出驱动电流都是由单元中的MOS管提供的，字线驱动器只负责充电和放电字线电容。但是，这一改进的直接代价是单元比较复杂和面积较大(额外的电源接触孔所致)。图2.2是使用这一个单元的MOSROM阵列。 图2.2一个4X4的ORROM单元阵 列，使用图2.1(b)单元； 图2.1(c)是采用MOS单元的另一种实现方法。这一单元的工作要求把位线通过电阻接到电源电压上，或者说输出的默认值必须等于1。因此，在WL和BL之间没有晶体管就意味着存放1。0单元通过在位线和地之间连接一个MOS器件来实现。在字线上加一个高电压使器件导通，从而把位线下拉至GND。图2.3是使用这一单元的MOSROM阵列。 WL[0]WL[1]WL[2]WL[3]BL[0]BL[1]BL WL[0] WL[1] WL[2] WL[3] BL[0]BL[1]BL[2]BL[3] 图2.3中4x4NORROM阵列的两种可能的版图如下: GND GND 图2.3一个4X4的NORROM 单元阵列，使用图2.1(c)单元； (a) 图2.44x4NORROM可能的版图 这一阵列是通过在水平方向和垂直方向上重复相同的单元构成的，其中奇数单元相对水 平轴成镜像以便共享GND线。这两个版图的区别在于它们的编程方式。在图2.4（a）的结构中，存储器通过有选择地加入金属至扩散层的接触孔来编程。因而，连至位线的金属接触存在时就建立起一个‘0’单元，不存在时则表明为一个‘1’单元，并且在这种情况下，只用一个掩模层（即CONTACT）对存储器进行编程。而在图2.4（b）的结构中，存储器是通过按需要有选择地增加晶体管来写入的，这需要借助扩散层（制造工艺中的ACTIVE掩模）来完成。注意到。在这种情况下，所有的nMOS晶体管都已经和位线相连，从而不可通过忽略相应的漏极接点来实现在某一位置存储‘1’。而是在制造过程中通过有选择的沟道注入将晶体管的阈值电压升高到VOH以上,使与存储‘1’有关的nMOS晶体管失活。即，每个阈值电压的注入表示存储了一个‘1’，而没有注入的晶体管则相应地存储‘0’。 由于注入掩模型结构中每个金属-扩散点是由两个相邻晶体管共用的，故与触点掩模型ROM版图相比，注入掩模型ROM版图具有更高的存储密度，大约节省15%的面积。另一方面，触点掩模型（CONTACT掩模）的优点是接触层是制造过程中比较靠后的步骤。这就推迟了在工艺周期中存储器的实际编程时间。圆片可以预先完成直到CONTACT掩模前的工艺制造过程并存放起来。一旦一个具体的编程确定下来，余下的制造过程就可以很快完成，从而缩短了定货和交货的时间。总之，最终使用那一种方法取决于主要的设计指标一尺寸/性能还是交货时间。 2.3NANDROM结构 WL[0]WL[1]WL[2]WL[3]正常操作中，被选中的字线被下来为逻辑低电平，图2.54X4MOSNANDROM我们很容易注意到， WL[0]