静态随机存储器.docxVIP

湖南师范大学职业技术学院（工学院）实验数据报告单 实验课程： 实验题目： 实验日期：2012年5月26日实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。 实验内容 ①了解静态存储器的工作原理，理解RAM工作特性。 ⑵实现存储器存入数据 ①实现存储器读出数据实验原理 实验所用的静态存储器由一片6116（2KX8bit）构成（位于MEM单元），如图2-1-1所示。6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地。 Vcc华OEA101/07FO6FO5DO4yO3 A7A6ASA4A3A2A1AOUOOVO1PO2OND 图1SRAM6116引脚图 由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM的读写，实验中的读写控制逻辑如图2-1-2所示，由于T2的参与，可以保证MEM的写脉宽与丁2一致，T2由时序单元的TS2给出（时序单元的介绍见附录2）。IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。 图2图写控制逻辑实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接佃个LED灯显示D7???D0的内容。地址线接全地址总线，地址总线上接有8个LED灯显示A7-A0的内容，地址由地址锁存器（74LS273，位于PCAR单元）给出。数据开关（位于IN单元）经一个三态门（74LS245）连全数据总线，分时给出地址和数据。地址寄存器为8位，接入6116的地址A7-A0，6116的高三位地址A10-A8接地，所以其实际容量为 图2图写控制逻辑 实验原理图如图2-1-3 图3存储器实验原理图 T2,CLR都连接至CON单元的CLR实验箱中所有单元的T1、T2都连接至MC单元的T1、按钮。实验时T2由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低（即MEM操作），RD、WR高有效，MR T2,CLR都连接至CON单元的CLR 实验结果与分析 （1）向存储器存数时，先存一个地址，接着是存在该地址存储的内容。然后才是第二个地址，第二个地址的内容。在读出存储器的内容时，要先输入要读取内容的地址，才可以读取该地址的内容。只有先完成写地址操作才知道数据存在哪里，即不能先连续输入所有的地址，再连续输入所有的内容或连续读出所有的内容。因为一个地址要对应一个内容，如果先连续输入所有地址再输入数据内容，会造成数据混乱，造成实验失败。若连续输入地址数据要输入正确则要每次输入完数据后读出下一个正确的地址再输入数据。 （2）SW-B、CE为低电平有效（SW-B=0，CE=0时有效），LDAR、WE为高电平有效（LDAR=1，WE=1时有效）。 （3）做写地址和写内容时都要脉冲信号。 （4）写地址操作完成后，要关闭LDAR。因为LDAR是AR地址寄存器的存数控制信号，若不关闭LDAR，输入的数据会把原来AR地址寄存器的数据冲刷掉，导致数据错误。 实验成绩： 指导老师签名：