重庆大学数字电路课程设计.docx

史一 ciLiri1er1 D Ml 0[3..ff] -CLR CAO -CLK ■ZAI Dfl.Dj CLR CAO CLK ELK. CLK_DUT SELECT ZBFT PCIMT GLJDUT 2BFT PCIMT 5TART EN DLK LDAD CLR CAI 眼 D] CLR CAO CLK LAI cm CLK 叩.冏 CAO ■ 114 3 □P-0|l CLfi CAO CLK ref 15 8位十进制数字频率计的顶层逻辑图 测频控制信号发生器 测频控制信号发生器工作时序波形 锁存译码显示器电路 锁存译码器的工作时序 十进制计数器电路 十进制计数器工作时序 一百进制