三维集成技术及其设计挑战.docxVIP

三维集成技术及其设计挑战闫改珍;徐朝胜;李双喜【摘要】堆叠多层有源器件的三维集成电路，可以极大的增强芯片性能、功能特性和封装密度,有利于实现异构材质、器件和信号集成的微处理器架构.但目前的三维集成技术仍面临着从前端设计到后端工艺制造的一系列挑战.本文首先介绍了三维集成电路的优势和三维集成的关键技术，在此基础上总结了三维集成电路设计所面临的挑战，最后对三维集成电路设计相关的研究方向作了展望. 【期刊名称】《山西电子技术》【年(卷)，期】2017(000)003【总页数】3页(P88-90)【关键词】三维;集成电路;工艺技术;测试技术【作者】闫改珍;徐朝胜;李双喜【作者单位】安徽科技学院，安徽凤阳233100;安徽科技学院，安徽凤阳233100;安徽科技学院，安徽凤阳233100【正文语种】中文【中图分类】TN403近几十年来，晶体管特征尺寸的不断缩小，驱动着集成电路(IntegratedCircuit,IC)飞速发展。然而，随着晶体管的物理尺寸已近器件技术极限，简单通过尺寸缩小提升性能的空间越来越小，只有通过架构的改变满足新的设计需求。与此同时，互连性能随着工艺尺寸减小而恶化，越来越成为片上系统的瓶颈因素［1］。插入中继缓冲器是优化互连性能的常用手段，然而，随着集成电路特征尺寸的缩小与互连线长的增加，需要插入中继驱动器的尺寸与数目急剧上升［2］，从而造成中继器本身在延时、功耗及面积等