《超大规模数字集成电路》试题B.docVIP

第 PAGE 1 页 共 2 页 学生班级：________________学生学号：□□□□□□□□□□□□学生姓名：________________………………装订线………装订线……… 学生班级：________________学生学号：□□□□□□□□□□□□学生姓名：________________ ………………装订线………装订线………装订线…………试卷须与答题纸一并交监考教师…………装订线………装订线………装订线……………… 学生班级：________________学生学号：□□□□□□□□□□□□学生姓名：________________ ………………装订线………装订线………装订线…………试卷须与答题纸一并交监考教师…………装订线………装订线………装订线……………… 《超大规模数字集成电路》考试试题B 课程号：671180800 考试方式：闭卷 使用专业、年级：电子信息工程、通信工程2013 任课教师：侯海鹏 考试时间：2016年9月 备 注： 一、选择题（共12题，每题2分，共24分） 1.下面（ ）不是硅材料在集成电路技术中起着举足轻重的作用的原因。 (A) 原材料来源丰富 (B) 技术成熟 (C) 价格低廉 (D) 硬度高 2.下面（ ）不是芯片电感的实现结构。 (A) 匝线圈 (B) 叉指金属结构 (C) 螺旋形多匝线圈 (D) 传输线结构 3.P,Q,R都是4bit的输入矢量，下面（ ）的表达形式是正确的。 (A)input [3:0]P,[3:0]Q,[0:3]R; (B) input P,Q,R[3:0]; (C) input P[3:0],Q[3:0],R[3:0]; (D) input [3:0] P,Q,R; 4.根据以下两条语句，下列选项中（ ）是正确的。 reg [7:0] B; B=8bZ0; (A) 80000_00Z0 (B) 8bZZZZ_0000 (C) 8b0000_ZZZ0 (D) 8bZZZZ_ZZZ0 5.在Verilog HDL中，下列语句中（ ）不是分支语句。 (A) if-else (B) case (C) casez (D) repeat 6.在下列标识符中，（ ）是不合法的标识符。 (A) 9moon (B) State0 (C) Not_Ack_0 (D) signall 7.Verilog HDL中并行块语句的关键字是（ ） (A) module…endmoudle (B) begin…end (C) fork…join (D) if…else 8.已知“a =1b’1; b=3b’100;”那么{a,b}＝（ ） (A) 4b’0100 (B) 3b’110 (C) 4b’1100 (D) 3b’100 9.在下列表达式中，正确的是（ ）。 (A) 4b1011 4b0100 = 4b1111 (B) ～4b1100 = 1b1 (C)4b0001 || 4b0000 = 1b1 (D) 4b01011 =5b01011 10.Verilog HDL中整型数据与（ ）位寄存器数据在实际意义上是相同的。 (A) 8 (B) 16 (C) 32 (D) 64 11. 在下面的模块被综合后将产生（ ）个触发器 always @(posedge Clk) begin: Blk reg B, C; C = B; D = C; B = A; end (A) 0个 (B) 1个 (C) 2个 (D) 3个 12.下面两条语句中变量的类型判断正确的是（ ）。 assign A=B; always #1 Count=C+1; (A) A(wire) Count(reg) (B) A(wire) Count(wire) (C) A(reg) Count(reg) (D) A(reg) Count(wire) 二、填空题（共5题，每空1分，共14分） 1.集成电路设计需要 、 、 和 四个方面的知识。 2.晶体外延生长有 、 和 三种方法。 3.缩写MPW是指 _ ___ _____ ，缩写MCM是指 ____ _____。 4.在Verilog HDL中，模块由 和 两部分组