9-数字系统设计与FPGA.pptVIP

第9章 数字系统设计与FPGA 数字电路与逻辑设计/机械工业出版社 主要教学内容 9.1 数字系统设计自动化技术 9.2 数字系统的设计流程 9.3 基于FPGA的数字系统设计 9.4 数字系统综合实验 20世纪80年代末至20世纪90年代初，随着电路CAD技术的不断发展，融合了计算机辅助制造（Computer Aided Manufacturing，CAM）、计算机辅助测试（Computer Aided Translation，CAT）和计算机辅助工程等概念，形成了第三代电路CAD系统，也就是电子设计自动化（Electronic Design Automation，EDA）这一概念。这一时期EDA工具的主要功能是以逻辑综合、硬件行为仿真、参数分析和测试为重点。 目前流行的EDA工具门类齐全、种类繁多，主要构成为：设计输入模块、设计数据库模块、综合模块、分析验证模块和布局布线模块，它能够在算法级、寄存器传输级（RTL）、门级和电路级进行设计描述、综合与仿真。 9.1数字系统设计自动化技术 数字系统的设计从设计方法学角度来讲，有自9顶向下（TOP-DOWN）和自底向上（DOWN-UP）两种方法。 随着EDA技术的不断发展，TOP-DOWN设计方法目前得到越来越广泛的应用。按照TOP-DOWN设计思路，数字系统的设计流程可分为这样几个层次：系统设计、模块设计、器件设计和版图设计。 9.2 数字系统设计流程 DOWN-UP 系统分解 单元设计 模块划分 子系统设计 系统总成 TOP-DOWN 系统设计 模块设计 器件设计 版图设计 系统样机 下面分别介绍这4种类型的设计工作： 一、描述 （1）几何描述：主要是指集成电路芯片版图后者PCB版图的几何信息。用物理尺寸或符号表达。 （2）结构描述：表示一个电路的基本元件构成以及这些基本元件之间的相互连接关系，它可以用文字表达，也可以用图形来表达；可以在电路级，也可以在门级进行结构描述。用晶体管、电阻、电容和门级元件描述。 （3）RTL描述：表示信息在一个电路中的流向，即信息是如何从电路的输入端，经过何种变换，最终流向输出端的。基本元件为寄存器、计数器、多路选择器、存储器、算术逻辑单元（ALU）和总线等宏单元 （4）行为描述：表示一个电路模块输入信号和输出信号之间的相互关系，也可以用文字或者图形两种形式来表达。 9.2 数字系统设计流程 二、划分 在不同的设计层次，将大模块逐级划分成小模块的过程，它可以有效降低设计的复杂性、增强可读性。 三、综合 （1）行为综合：将算法级的行为描述转换为寄存器传输级描述的过程，这样不必通过人工改写就可以较快地得到RTL描述。 （2）逻辑综合：在标准单元库和特定设计约束（例如面积、速度、功耗、可测性等）的基础上，把RTL描述转换成优化的门级网表的过程。 （3）版图综合：将门级网表转换为ASIC或者PCB版图的布局布线表述，并生成版图文件的过程。 9.2 数字系统设计流程 四、验证 验证的目的主要有以下4个方面： （1）验证原始描述的正确性。 （2）验证综合结果的逻辑功能是否符合原始描述。 （3）验证综合结果中是否含有违反设计规则的错误。 （4）验证方法通常有3种：逻辑模拟（也称仿真）、规则检查和形式验证。 9.2 数字系统设计流程 20世纪70年代初到70年代中期为PLD的第1阶段，这个阶段只有简单的可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和电可擦除只读存储器（EEPROM）3种。 20世纪70年代中期到80年代中期为PLD的第2阶段，这个阶段出现了结构上稍微复杂的可编程阵列逻辑（Programmable Array Logic，PAL）和通用阵列逻辑（Generic Array Logic，GAL）器件，正式被称为PLD，能够完成各种逻辑运算功能。 20世纪80年代中期到90年代末为PLD的第3阶段，这个阶段Xilinx和Altera分别推出了与标准门阵列类似的FPGA和类似于PAL结构的扩展型CPLD。 20世纪90年代末到目前为PLD的第4阶段，这个阶段出现了SoPC（System On Programmable Chip）和SoC（System on Chip）技术。 9.3 基于FPGA的数字系统设计 9.3.2基于FPGA的数字系统设计流程 1、电路设计 2、设计输入 3、功能仿真：功能仿真也称为前仿真，是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测