广东工业大学数字逻辑篮球计分器实验报告.doc

广东工业大学数字逻辑篮球计分器实验报告 广东工业大学数字逻辑篮球计分器实验 报告 广工数字逻辑实验报告(期末综合实验) _____学院班____组、学号 协作者______________ 教师评定_________________ 实验题目_________________数字逻辑期末综合实验_________________ 一、 题目(学号单号的做1、2，双号的做3、4) 1. 用HC161设计一个九进制计数器(清零法和置数法，参考《实验指导书》P53) 2. 用HC161设计一个分频器(参考《实验指导书》P52，不用数码显示) 3. 用HC138译码器实现符合电路 4. 用数据选择器实现符合电路 二、 要求按顺序报告以下内容 1. 设计分析过程 2. 连线图 3. 预分析其运行步骤、输入输出的变化过程(包括控制端) 4. 实验通过老师验证的，拍下实验实际连线图，及验证数据; 没通过验证的，分析实验不成功的原因。 5. 用Verilog编写的代码模块及测试平台 6. 第一次仿真结果 实验报告 选做题目:用HC161设计一个九进制计数器(置数法) 1. 设计分析过程 九进制计数器的计数容量是9，而计数器74HC161的计数器容量为16。显然，如使74HC161的计数初值由7(对应的二进制数为0111)开始，即可将计数容量由16变为9，从而得到九进计数器，相应的状态图如图所示。 由于需要在每次计数值达到1111后，下一个状态从0111开始，从而应使D3D2D1D0=0111。此时，还需生成置位PE信号，置位信号可通过将进位输出(TC)取反获得，即PE=TC。 2. 连线图 3. 预分析其运行步骤、输入输出的变化过程(包括控制端) 输入变化主要是时钟信号的变化，其他数据变化都是根据时钟变化而变化的，实际连线图采用的是1Hz时钟信号，实验中是每1s产生一次时钟信号，即计数器每1s进行一次计数，从0111开始，随着时钟变化而进行计数，每次计数值达到1111后，下一个状态从0111开始。每次计数值达到1111时，还会生成进位信号，同时将进位信号取反，形成置位PE信号，使计数器重新由0111开始计数。 4. 实验通过老师验证的，拍下实验实际连线图，及验证数据; 没通过验证的，分析实验不成功的原因。 5. 用Verilog编写的代码模块及测试平台 代码模块: module HC161(CP,CEP,CET,MRN,PEN,Dn,Qn,TC); input CP; input CEP,CET; output[3:0] Qn; input MRN,PEN; input[3:0] Dn; output TC; reg[3:0] qaux; reg TC; always @ (posedge CP) begin if(!MRN) qaux=4#39;b0111; else if(!PEN) qaux=Dn; else if(CEPamp;CET) qaux=qaux+1; else qaux=qaux; end always @ (posedge CP) begin if(qaux==4#39;b1110 amp;amp; CET==1)TC=1#39;b1; else TC=1#39;b0; end assign Qn=qaux; endmodule 测试平台 `timescale 1ns/1ns module testbench; reg cp,cep,cet,mrn,pen; reg[3:0] dn; wire tc; wire[3:0] qn; parameter DELY=20; always #(DELY/2) cp=~cp; initial begin cep=1; repeat(15) #DELY cet=$random; end initial begin pen=1; #DELY pen=0; #60 pen=1; end initial begin mrn=1; repeat(20) #15 mrn=$random; end initial #300 $finish; HC161 test(cp,cep,cet,mrn,pen,dn,qn,tc); endmodule 篇二:数字逻辑课程设计(篮球计分计时器) 课 程 设 计 课程名称 数字逻辑 题目名称 篮球比赛计分器 学生学院 自 动化学院 专业班级 网络工程 4班学 号 学生姓名 指导老师 2012 年 06 月 16 日 广东工业大学课程设计任务书 题目名称 学生学院 专业班级 姓 名 学 号