高速串行计算机扩展总线电路拓扑.pdfVIP

  • 0
  • 0
  • 约9.02千字
  • 约 11页
  • 2023-09-14 发布于四川
  • 举报
本申请公开一种高速串行计算机扩展总线电路拓扑,包括:第一讯号路径,连接于第一接口与第二接口之间;第二讯号路径,连接于第一接口与第三接口之间;第三讯号路径,连接于第三接口与第四接口之间;第一选择电路,具有第一无源元件与第二无源元件,其中第一无源元件设置于第一讯号路径上,第二无源设置于第二讯号路径上;第二选择电路,具有第三无源元件与第四无源元件,其中第三无源元件设置于第二讯号路径上,第四无源元件设置于第三讯号路径上;当第一无源元件的第一端与第二无源元件的第二端导通时,第二讯号路径导通,当第三无源元件

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 110851377 A (43)申请公布日 2020.02.28 (21)申请号 20191

文档评论(0)

1亿VIP精品文档

相关文档