MOS阈值电压VT分析和总结.docxVIP

晶体管阈值电压 晶体管阈值电压 晶体管阈值电压（Threshold voltage）： 场效应晶体管（FET）的阈值电压就是指耗尽型 FET 的夹断电压与增强型 FET 的开启电压。 对于 JFET： 耗尽型 JFET 的沟道掺杂浓度越高, 原始沟道越宽，则夹断电压就越高；温度升高时， 由于本征载流子浓度的提高和栅结内建电势的减小, 则夹断电压降低。 对于长沟道 JFET，一般只有耗尽型的器件；SIT（静电感应晶体管）也可以看成为一种短沟道 JFET，该器件就是增强型的器件。 对于 MOSFET： *增强型MOSFET 的阈值电压VT 是指刚刚产生出沟道(表面强反型层)时的外加栅电压。 ①对于理想的增强型 MOSFET（即系统中不含有任何电荷状态，在栅电压Vgs = 0 时， 半导体表面的能带为平带状态），阈值电压可给出为 VT = ( SiO2 层上的电压 Vi ) + 2ψb = － [2εεo q Na ( 2ψb )] / Ci + 2ψb , 式中 Vi ≈ (耗尽层电荷 Qb) / Ci，Qb =－( 2εεo q Na [ 2ψb ] )， Ci 是单位面积的 SiO2 电容，ψb 是半导体的 Fermi 势（等于本征Fermi 能级 Ei 与 Ef 之差）。 ②对于实际的增强型 MOSFET，由于金属-半导体功函数差 φms 和 Si-SiO2 系统中电荷的影响, 在 Vgs = 0 时半导体表面能带即已经发生了弯曲，从而需要另外再加上一定的电压 ——“平带电压”才能使表面附近的能带与体内拉平。 因为金属-半导体的功函数差可以用Fermi 势来表示:φms = (栅金属的Fermi 势ψG )－(半导体的 Fermi 势 ψB ) ,ψb = ( kT/q ) ln(Na/ni) ，对多晶硅栅电极(通常是高掺杂)，ψg≈±0.56 V [+用于 p 型, －用于 n 型栅]。而且 SiO2/Si 系统内部和界面的电荷的影响可用有效界面电荷Qf 表示。从而可给出平带电压为 Vfb = φms－Qf /Ci 。 所以，实际MOSFET 的阈值电压为VT = －[2εεo q Na ( 2ψb )] /Ci + 2ψb +φms－Qf /Ci 。进一步，若当半导体衬底还加有反向偏压 Vbs 时，则将使沟道下面的耗尽层宽度有一 定的增厚, 从而使阈值电压变化为：VT = －[2εεo q Na ( 2ψb+Vbs )] /Ci + 2ψb +φms－Qf /Ci 。 在制造 MOSFET 时，为了获得所需要的 VT 值和使 VT 值稳定，就需要采取若干有效的技术措施；这里主要是控制 Si-SiO2 系统中电荷 Qf ：其中的固定正电荷(直接影响到 VT 值的大小) 与半导体表面状态和氧化速度等有关 (可达到1012/cm2); 而可动电荷 (影响到VT 值的稳定性) 与 Na+等的沾污有关。因此特别需要注意在氧化等高温工艺过程中的清洁度。 *耗尽型 MOSFET 的阈值电压 VT 是指刚好夹断沟道时的栅极电压。情况与增强型器件的类似。 对于 BJT，阈值电压 VTB 是指输出电流 Ic 等于某一定值 Ict (如 1mA) 时的 Vbe 值。由 VTB = (kT/q) ln(Ict/Isn) 得知：a)凡是能导致 Ic 发生明显变化的因素 (如掺杂浓度和结面积等)，却对 VTB 影响不大，则 BJT 的 VTB 可控性较好；b) VTB 对于温度很敏感， 将随着温度的升高而灵敏地降低，则可用VTB 值来感测温度。[1] MOS MOS 阈值电压 VT 阈值电压 vt 是 mos 晶体管一个显要电型号参数，也是在制造工艺中显要控制型号参数。vt 大小对及一致性对电路乃到 电子集成系统性能具有决定性影响。多少因素将对mos 晶体管阈值电压值产生影响呢? 阈值电压数学表达式是： 式中±号对 nmos 管取负号，而对 pmos 管取正号。 式中 qox 为栅氧化层中固定正电荷密度； qss 为栅氧化层中可动正电荷密度； cox 为单位面积栅氧化层电容，及栅氧化层厚度tox 成反比； qb 为衬底掺杂杂质浓度耗尽层中电荷 ，nmos 管使用 p 型硅为衬底，此值为负，pmos 管使用 n 型硅为衬底，此值为正； 2φf 为决定强反型环境 2 倍体内费米势， nmos 管使用 p 型硅为衬底，此值为负，pmos 管使用 n 型硅为衬底，此值为正； φms 为金属半导体功函数差， 铝栅工艺为－0.3v，硅栅工艺为＋0.8v。 可见对铝栅工艺 pmos 晶体管该式为负值，即增强型 pmos 晶体管很轻松得到；而为了得到增强型 nmos 晶体管则条件第 3 项与第 4 项的与，大于第 1 项与第 2 项的与。 第一个影响阈值电压