芯片专家访谈录_202303.pdfVIP

芯片专家访谈_202303 ChatGPT 对芯片设计端有什么变化？ ChatGPT 对算力要求很大，现在是GPT3.5, 训练NLP 大模型，训练一次算力3640p, 如果用 英伟达A100 的显卡，需要上万块才能完成。 受益最大的是提供算力的AI 芯片厂，如英伟达，A100, H100，需求有大规模增长。会促使整 个产业链都去做高性能芯片。从设计公司看，谁能抢到这个市场，都是一个机遇。国内做高 端芯片的企业不多，寒武纪，昆仑芯。 目前看支持ChatGPT 训练的肯定要往大算力方向走。从设计端看到两个思路。一是依靠先进 工艺迭代，从16 纳米到7 纳米，晶体管集成度提高一倍。再从7 纳米提高到5 纳米，3 纳 米。英伟达最新的H100 已经达到5 纳米。这是一个思路，但靠工艺迭代已经有了瓶颈，到 2,3 纳米以下，以后技术难度要增加很多，而且也接近硅材料的物理极限，再小也做不了。 另外一种思路是先进封装，有比较成熟的解决方案，像2.5D 封装，内存上有用3D 封装。目 前AI 上用的最成熟的是2.5D 封装。把高宽带的内存颗粒和芯片封在一个封装上，提高带宽 内存访问速度，也提高AI 整体性能。算力再强，访问速度慢，计算性能也差。2.5D 封装目 前就是要解决大算力性能跟宽带的思路。 再以后要提高算力，就走Chiplet 路线，把晶粒放一起，通过高速互联接口，把它连起来， 算力翻倍。苹果把两个CPU 拼在一起，同理也可以通过Chiplet 把两个AI 处理器拼一起。寒 武纪已经实现这种技术。 先进制程和先进封装能延续摩尔定律的思路。现在受限于大算力芯片功率问题，用的2.5D 封装，没有直接用3D 叠上去做。以后散热问题解决，算力还能提升。 散热有哪家公司在做吗？ 整个行业还没有突破这个技术。AI 芯片功耗大，尤其大算力芯片，需要散热。做2.5D 的还 是放在平面，散热好一点。如果叠放，热量出不去。以后可能通过把距离拉宽，或者打孔来 实现。目前还没有完全突破。 英特尔在3D 封装有积累，台积电，日月光也在布局。如果散热问题解决，芯片集成度还会 提升。先进制程解决不了的，通过封装技术来延续。 Chiplet 发展到什么阶段？ 在这个技术比较早，最开始是AMD 在用。但当初封装技术不是特别成熟，也没给AMD 带 来大的收益。产业链也不是非常认可这个技术。21,22 年火了起来。当时中国被限制，所以 在积极推动先进封装的技术。 Chiplet 概念很简单，叫小芯片，和SOC 是对立的概念。原来的手机处理器SOC, 叫系统级芯 片，把所有东西都装在一个芯片上。CPU, GPU, 图形处理器，解码器，都集合在一起。通过 台积电的先进工艺一次性做出来。Chiplet 是个相反概念。把复杂的SOC 分开设计，按不同 功能拆解，假设一个手机CPU, 把SOC 拆成GPU 等，在按最适合的生产和工业区生产，每 个都按新项目。一片Wafer 上有一个CPU, 有一个内存，做好之后按不同的工艺做成晶圆。 1 做芯片，把东西全切下来，封在封装里面。零件搭好，切出不同的模块。不用全流程都是5 纳米，7 纳米，相对便宜些。通过高速互联接口，性能也没差。这就是替代的概念。 只用在手机的SOC 芯片吗？ 都可以用，在AI 芯片里也能做。AI 芯片里有AI 处理器，内存，CPU, 还有高速内存接口。 可以拆解，按不同模块去做，到时候通过芯片封装封在一起。从设计端就要这么建立。有一 个优势，有的模块可以采购。比如说，寒武纪把AI 处理器模块授权给海思麒麟处理器，相 当于把芯片代码给他们，把代码通过SOC 集成进去，最后一起流出来。现在是Chiplet, 只做 一个模块，直接卖晶圆给海思，直接卖实物。 现在的问题是没有统一的标准，各家有自己的接口。去年底成立了UCIE 联盟，希望以后按 统一的标准来做。 国产的EDA 设计软件，有Chiplet 设计吗？ 原来的EDA 软件不用考虑工艺制程。现在Chiplet 对设计和验证工具提出了不同的要求。需 要堆叠和互联接口，不同的架构不同的接口，原来放在一起做，现在拆开做。前三大EDA 厂商，去年年底已经推出第一款，现在正在迭代。 国产的EDA 厂商，华大，概伦在模拟芯片这比较成熟。高端制程上还是空白。对于国产厂 商来说，EDA 是个机遇。开发Chiplet 的EDA 软件比直接开发SOC 的难度要小。以前所有东