1锁相环5 1 1写在前面话梦翼师兄经常告诉大家fpga.pdfVIP

5.1 锁相环 5.1.1 写 面的话 梦翼师兄经常告诉大家，FPGA 最明显的优势就是它的速度。那么本节，梦翼 师兄和大家一起来学习 FPG 内时钟管理单元PLL （锁相环）的应用。利用锁 相环， 可以在一个很宽广的范围内实现任意的分频和倍频。使用锁相环，可 以有效的减少 在时钟发生部分的代码量，同时更重要的，利用锁相环的“全 局时钟树”，可以保证很好的时钟质量。 5.1.2 项目需求 使用锁相环生成 时钟，一路为 25MHz，另外一路为 100MHz。通过这 种方式 可以学会