华大电子MCU CIU32F011x3、CIU32F031x5同步串行接口（八）.docxVIP

华大电子MCU-CIU32F011x3、CIU32F031x5 同步串行接口 12.同步串行接口（SSP） 12. 1.模块介绍 SPI_IIC模块可用作SPI接口通信和IIC接口通信，两种功能同一时间只能 选择其中一种使用。该模块集成两种接口协议，节省资源的同时又能满足不同 的应用需求。 12. 2.功能特点 12. 2. 1. SPI 功能 支持主模式和从模式工作 可编程时钟极性，采样相位，支持4种模式 支持1?32bit传输 支持5byte发送/接收数据缓冲 传输数据顺序MSB和LSB 支持标准模式，三线模式 可触发中断的专用发送和接收标志 12.2.2. IIC 功能 支持主模式和从模式 主模式支持时钟同步和总线仲裁 从模式支持在发送数据没有准备好或者接收缓冲器满时候拉低SCL 从模式支持7bit地址或者lObit地址 从模式支持接收广播地址 支持5byte发送/接收数据缓冲 12. 3.功能说明 12. 3.1. SPI工作模式 ?模式0： ?模式0：时钟空闲为0, ?模式1：时钟空闲为0, ?模式2：时钟空闲为1, ?模式3：时钟空闲为1, 上升沿采样，下降沿出数据 下降沿采样，上升沿出数据 下降沿采样，上升沿出数据 上升沿采样，下降沿出数据 3. 2. SPI 接口模式 ?标准模式：通信线有 CLK,CS, I00(M0SI),I01(MIS0),一个 CLK 传输 Ibit 数 据 ?三线模式：通信线有CLK,CS, 100,接收和发送都通过100, 一个CLK传输 Ibit数据 3. 3. SPI数据帧与内部缓存 SPI可支持 广32bit帧数据传输，内部集成了一个40bit的缓冲区，根据配 置的数据帧长度不同，缓冲区能缓存的帧数也不一样。数据帧长度C8bit时, 缓冲区可容纳5帧数据，8bit〈数据帧长度C16bit时，缓冲区可容纳两帧数 据，数据帧长度＞16bit时，缓冲区可容纳1帧数据，当缓冲区无法再容下一 帧数据时，缓冲区满标志会置lo IIC主机时钟同步和总线仲裁 IIC主机模式时，在多主机的应用场景下，支持时钟同步和总线仲裁。当总线 上连接了不止一个主机时，就会存在同时发起通信的情况，这时候需要时钟同 步以及总线仲裁机制决定由哪个主机占用总线完成数据传输。 时钟同步的原理：nc总线上的不同主机可能发起传输时的时钟频率不一样， 通过时钟同步机制，可以让所有主机的时钟同步，才能进行逐位仲裁。所有主 机的SCL在总线上是线与的关系，当总线上的SCL由高切换到低电平时，所 有主机从0开始计算低电平周期时间。当电平时间达到时 如果总线上的其它 主机的SCL低电平仍然保持，那么其它主机进入高电平等待状态，等低电平时 间最长的主机的SCL拉高时再统一拉高。因此，总线上同步后的SCL的低电 平时间由低电平周期最长的主机决定，而高电平时间由高电平周期最短的主机 决定。总线仲裁原理：HC总线上不同主机的SDA线也是线与的关系，各主机 在SCL线为高电平时，检查SDA线的电平是否和自己发送的SDA信号一致， 如果检测到SDA线为低电平时，自己要发送的SDA信号为高电平，那么该主 机仲裁失败，停止总线上的传输动作。 IIC 从机拉低 SCL IIC从机在发送状态下如果缓冲区中没有可发送的数据，或者在接收状态下缓 冲区已满时，将会在SCL端口输出低电平，拉低总线上的SCL信号使主机暂 停发送时钟。当从机准备好发送或者接收后，将在SCL输出高电平，主机又可 以重新控制总线上的SCL线，恢复数据传输。 IIC 从机支持 7bit/10bit 寻址 IIC从机支持7bit或者lObit寻址模式，由寄存器CONO的 IIC_SLAVE_ADDR_WIDTH位决定。7bit模式下，主机需要在TX模式下发送带 START位的7bit地址，最后Ibit为R/W标志。当主机写从机时，寻址完成 即可进行数据发送。当主机读从机时，寻址完成后，主机需要改成RX模式， 然后配置准备接收的数据长度（寄存器DMA_LEN）,然后对寄存器CMD.DATA 写任意值启动接收。lObit模式下，主机需要在TX模式下发送带START位的 第Ibyte地址（此时R/W位为1）,接着发送第2byte地址，此时如果收到 从机的ACK信号，则为寻址成功。接下来如果是主机写从机，就可以直接进行 数据发送。如果是主机读从机，那么需要主机再次发送带START为的第Ibyte 地址（此时R/W为1）,然后切换成RX模式，配置寄存器DMAJLEN,并且对 寄存器CMD_DATA写任意值启动读数据。 主机读从机时，从机被寻址成功且收到读标志时，需要切换成TX模式，并且 往缓冲区中写入要发送的数据。 沈阳芯硕科技有限公司是华大电子专业代理商，有技术问题可咨询芯虎论坛