动态逻辑电路详解.pptVIP

时，所有PMOS负载管都导通，使每一级动态电路的 输出结点都被充电到高电平即V1=V2=V3=V4=Vdd。 时，多米诺电路根据输入信号求值，若输入信号是 A=B=C=D=E=1,第1级下拉通路导通，使V1下降到0；V1的 低电平经过反相器反相后使第2级的M3导通，由于C=1,M4 也导通，第2级下拉通路导通，使V2下降到0，V2的低电平 反相后加到第3级的输入管，又使第3级下拉通路导通，引起 V3下降，如此一级级连锁反应，就像推倒多米诺骨牌一样， 也正是电路名称的由来。 本文档共70页；当前第31页；编辑于星期一\13点8分 本文档共70页；当前第32页；编辑于星期一\13点8分 本文档共70页；当前第33页；编辑于星期一\13点8分 本文档共70页；当前第34页；编辑于星期一\13点8分 在预充期间，V1和V2都达到高电平Vdd，由于预充期间多米诺电路的输 出为低电平，使M3截止，中间结点电容Cy不能被充电，只有输出结点电 容Cx被充电。 在求值期间，若A=B=1,C=0,求值结果应该使V1=0,V2=Vdd，V1的低电 平经反相器反相后加到M3上，使M3导通，而M4截止。导通的M3使Cx 和Cy并联，引起它们之间电荷的再分配，电荷再分配的结果使V2最终达 到一个最小值V2min。且 其中V2(0)=Vdd是Cx预充电平，Vy(0)=