高速数据采集系统设计说明书.docxVIP

word 文档整理分享 基于 FPGA 和 SoC 单片机的高速数据采集系统设计 一．选题背景及意义 随着信息技术的飞速发展，各种数据的实时采集和处理在现代工业控制和科学研究中已成为必不可少的部分。高速数据采集系统在自动测试、生产控制、通信、信号处理等领域占有极其重要的地位。随着 SoC 单片机的快速发展，现在已经可以将采集多路模拟信号的 A/D 转换子系统和 CPU 核集成在一片芯片上，使整个数据采集系统几乎可以单芯片实现，从而使数据采集系统体积小，性价比高。FPGA 为实现高速数据采集提供了一种理想的实现途径。利用 FPGA 高速性能和本身集成的几万个逻辑门和嵌入式存储器块，把数据采集系统中的数据缓存和控制电路全部集成在一片 FPGA 芯片中，大大减小了系统体积，提高了灵活性。FPGA 还具有系统编程功能以及功能强大的 EDA 软件支持，使得系统具有升级容易、开发周期短等优点。 二．设计要求 设计一高速数据采集系统，系统框图如图 1-1 所示。输入模拟信号为频率200KHz、Vpp=0.5V 的正弦信号。采样频率设定为 25MHz。通过按键启动一次数据采集，每次连续采集 128 点数据，单片机读取 128 点数据后在 LCD 模块上回放显示信号波形。 图 1-1 高速数据采集原理框图 三．整体方案设计 参考资料 word 文档整理分享 高速数据采集系统采用如图 3-