数字逻辑2-组合逻辑设计4.pptxVIP

第2章组合逻辑设计 -4Combinational Logic Design -4;2.1 引言 2.2 布尔表达式 2.3 布尔代数 2.4 从逻辑到门 2.5 多级组合逻辑 2.6 X和Z 2.7 卡诺图 2.8 组合逻辑模块 2.9 时序;输入：9 bits A： 4位二进制数 (加数) B： 4位二进制数 (被加数) Cin：1位二进制数 (进位) 输出：5 bits S： 4位二进制数 (和) Cout：1位二进制数 (进位);需要512行真值表！;输入输出;输入输出;输入输出;逻辑图;Contents;2 Bits Binary Multiplier;练习：4-bit by 3-bit Binary Multiplier;Contents;?;?;Contents;译码器是电子技术中的一种多输入多输出的组合逻辑电路，负责将二进制代码翻译为特定的对象（如逻辑电平等），功能与编码器相反。 分为：通用译码器和数字显示译码器两大类。 译码器担任多输入多输出逻辑门的角色，能将已编码的输入转换成已编码的输出，这里输入和输出的编码是不同的。 译码在多路复用、 七段数码管和内存地址译码等是必要的。 ～维基百科;3-to-8 Line Decoder 译码器;3-to-8 Decoder;练习：2-to-4-Line Decoder;用2-to-4 译