DSP工程实践课件.pptxVIP

第1章 緒論;1.1 數字信號處理概述;1.1.1 數字信號處理系統的構成;1.1.2 數字信號處理的實現;1.1.3 數字信號處理的特點;1.2 數字信號處理器概述;1.2.1 DSP晶片的種類;1.2.2 TMS320 DSP系列;1.2.3 DSP晶片的主要特點;;1.2.4 DSP晶片的應用 ;第2章 TMS320C54x數字信號處理器硬體結構;2.1 TMS320C54x的特點和硬體組成框圖;記憶體 64 K字程式記憶體、64 K字數據記憶體以及64 K字I/O空間。在C548、C549、C5402、C5410和C5420中程序記憶體可以擴展。 ;指令系統 單指令重複和塊指令重複操作。 塊記憶體傳送指令。 32位長運算元指令。 同時讀入兩個或3個運算元的指令。 並行存儲和並行加載的算術指令。 條件存儲指令。 從中斷快速返回指令。;在片週邊電路（如圖2-1所示） 軟體可編程等待狀態發生器。 可編程分區轉換邏輯電路。 帶有內部振盪器。 外部匯流排關斷控制，以斷開外部的數據匯流排、地址匯流排和控制信號。 數據匯流排具有匯流排保持器特性。 可編程定時器。並行主機介面（HPl）。 ;電源 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省電方式。 可以控制關斷CLKOUT輸出信號。;在片仿真介面 具有符合IEEEll49.1標準的在片仿真介面（JTAG）。 速度 單週期定點指令的執行時間為25/20/15/12.5/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。;;圖2-1 TMS320C54x DSP的內部硬體組成框圖2;2.2 TMS320C54x的匯流排結構;2.3 TMS320C54x的記憶體分配;2.3.1 記憶體空間;;圖2-3 C5402擴展程式記憶體圖;2.3.2 程式記憶體;2.3.3 數據記憶體;表2-1 記憶體映象寄存器;名稱 ;名稱 ;2.3.4 I/O記憶體;2.4 中央處理單元（CPU）;1．算術邏輯單元（ALU）和累加器 TMS320C54x使用40位算術邏輯單元（ALU）和兩個40位累加器（ACCA和ACCB）來完成算術運算和邏輯運算，且大多數都是單週期指令。ALU功能框圖如圖2-4所示。;;;;3．乘法器/加法器單元 C54x CPU有一個1717位的硬體乘法器，與40位的專用加法器相連，可以在單週期內完成一次乘法累加運算。其功能框圖如圖2-6所示。乘法器的輸出經小數/整數乘法（FRCT）輸入控制後加到加法器的一個輸入端，加法器的另一個輸入端來自累加器A或B。 加法器還包括零檢測器、舍入器（二進位補數）及溢出/飽和邏輯電??。 ;;4．比較、選擇和存儲單元（CSSU） 比較、選擇和存儲單元（CSSU）是專門為Viterbi演算法設計的加法/比較/選擇（ACS）操作的硬體單元，其功能框圖如圖2-7所示。 CSSU支持均衡器和通道解碼器所用的各種Viterbi演算法。Viterbi演算法示意圖如圖2-8所示。 ;;;5．指數編碼器 指數編碼器用於支持單週期指令EXP的專用硬體。在EXP指令中，累加器中的指數值能以二進位補數的形式（-8~31）存儲在T寄存器中。指數值定義為前面的冗餘位數減8的差值，即累加器中為消除非有效符號位所需移動的位數。當累加器中的值超過32位時，指數為負值。;6．CPU狀態和控制寄存器 TMS320C54x有三個狀態和控制寄存器，分別為狀態寄存器ST0、狀態寄存器ST1和處理器方式狀態寄存器PMST。ST0和ST1包括各種工作條件和工作方式的狀態，PMST包括記憶體配置狀態和控制資訊。 狀態寄存器ST0的位結構如圖2-9所示，表2-2所示是ST0的說明。 ;圖2-9 狀態寄存器ST0位結構;表2-2 狀態寄存器ST0;15 ;表2-3 狀態寄存器ST1(1);表2-3 狀態寄存器ST1(2);15～7 ;表2-4 狀態寄存器PMST;2.5 TMS320C54x片內外設簡介;2.6 硬體複位操作;數據線變為高阻態，控制線處於無效狀態。 產生信號。 ST1中的中斷方式位INTM置1，關閉所有可遮罩中斷。 中斷標誌寄存器IFR清0。 產生同步複位信號（），初始化週邊電路。;下列狀態位置成初始值 ARP = 0 CLKOFF = 0 HM = 0 SXM = 1 ASM = 0 CMPT = 0 INTM = 1 TC = 1 AVIS = 0 CPL = 0 OVA = 0 XF = 1 BRAF = 0 DP = 0 OVB = 0 C =1 DROM = 0 OVLY = 0 C16 = 0 FRCT = 0 OVM = 0 如果MP/=0，程式從片