EDA程序改错题分析和总结.docxVIP

实用文档 实用文档 标准文案 标准文案 程序改错题 已知sel 为 STD_LOGIC_VECTOR(1 DOWNTO 0)类型的信号，而 a、b、c、d、q 均为STD_LOGIC 类型的信号，请判断下面给出的CASE 语句程序片段： CASE sel IS WHEN“00”=q=a； WHEN“01”=q=b； WHEN“10”=q=c； WHEN“11”=q=d； END CASE； 答案：CASE 语句缺“WHEN OTHERS”语句。 已知 data_in1, data_in2 为 STD_LOGIC_VECTOR(15 DOWNTO 0) 类型的输入端口， data_out 为 STD_LOGIC_VECTOR(15 DOWNTO 0)类型的输出端口，add_sub 为 STD_LOGIC 类型的输入端口，请判断下面给出的程序片段： LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY add IS PORT（data_in1, data_in2：IN INTEGER； data_out：OUT INTEGER）； END add； ARCHTECTURE add_arch OF add IS CONSTANT a:INTEGER=2； BEGIN data_out=( data_in1+ data_in2) * a； EN