计算机体系结构-第4章+存储器层次结构.pptVIP

单管动态RAM单元电路 读写原理：字线上加高电平，使T管导通。 写“0”时，数据线加低电平，使CS上电荷对数据线放电； 写“1”时，数据线加高电平，使数据线对CS充电； 读出时，数据线上有一读出电压。它与CS上电荷量成正比。 字线 位线 (数据线) Cs T 优点：电路元件少，功耗小，集成度高，用于构建主存储器 缺点：速度慢、是破坏性读出（需读后再生）、需定时刷新 刷新：DRAM的一个重要特点是，数据以电荷的形式保存在电容中，电容的放电使得电荷通常只能维持几十个毫秒左右，相当于1M个时钟周期左右，因此要定期进行刷新（读出后重新写回），按行进行（所有芯片中的同一行一起进行），刷新操作所需时间通常只占1%~2%左右。 3. 存储器技术 * 提高DRAM芯片内部的存储器性能 Fast Page mode ：DRAM添加了定时信号，允许重复访问行缓冲区，节省了行访问时间。 SDRAM: 在DRAM接口中添加了一个时钟信号，同步传送数据块，使重复传输不需要承担与存储器控制器同步的接口开销。 拓展DRAM的宽度。 Double Data Rate (DDR SDRAM)：在DRAM时钟信号的上升沿和下降沿都传输数据。 * 标准 Clock Rate (MHz) M transfers / second DRAM Name Mbytes/s/ DIMM DIMM Name DDR 133