数字电路技术基础-6 Verilog_HDL.pdfVIP

6 Verilog 硬件描述语言 ⚫ 6.1 硬件描述语言简介 ⚫ 6.2 Verilog HDL与C语言 ⚫ 6.3 Verilog 的数据类型 ⚫ 6.4 Verilog运算符及优先级 ⚫ 6.5 Verilog 模块结构 ⚫ 6.6 Verilog 设计层次与风格 ⚫ 6.7 Verilog 行为语句 ⚫ 6.8 Verilog 有限状态机设计 6.1 硬件描述语言简介 硬件描述语言HDL （Hardware Description Language）：一 种编程语言，用软件方法对硬件的结构和运行进行建模。它是对硬件电 路及其执行过程的描述，所以程序设计过程也叫电路建模过程。 HDL 的优势 与原理图设计方法相比： (1) HDL设计电路能获得非常抽象级的描述。设计者在电路设 计时不必考虑工艺实现的具体细节。 (2) HDL描述电路设计，在设计的前期就可以完成电路功能级 的验证。 (3) 用HDL设计电路类似