计算机体系结构-第3章+流水线.pptVIP

3.3 MIPS 流水线的控制 * 转发逻辑 通过比较流水寄存器中的寄存器地址来确定 例如： 若 (ID/EX.IR.op==RR ALU)（EX/MEM.IR.op==RR ALU）（ID/EX.IR[rt]==EX/MEM.IR[rd]）， 则 EX/MEM.ALUo定向到ALU的下面一个输入。 若（ID/EX.IR[op]==RR ALU）（MEM/WB.IR[op]==load） （ID/EX.IR[rt]==MEM/WB.IR[rt]）， 则 把MEM/WB.LMD定向到ALU的下面一个输入。 3.3 MIPS 流水线的控制 * MEM/WB ID/EX EX/MEM Data Memory ALU mux mux Registers NextPC Immediate mux 3.4 处理流水线中的分支 * 分支指令的条件测试和分支目标地址计算在EX段完成，对PC的修改在MEM段完成。它所带来的分支延迟是3个时钟周期。 改进（把上述工作提前到ID段进行） 在ID段增设一个加法器，用于计算分支目标地址。 把条件测试“=0？”的逻辑电路移到ID段。 这些结果直接回送到IF段的MUX1。 改进后，分支延迟是1个时钟周期。 3.4 处理流水线中的分支 * * 流 水 段 分 支 指 令 操 作 IF ID EX IF/ID.IR ← Mem[PC]； IF/I