39自动循环计数器.docVIP

数字电子技术课程设计 ——自动循环计数器 学院：信息科学与技术学院 专业：电子信息工程 班级:10级（1）班 成员：杨骕2010508071 段维俊2010508072 数字电路课程设计 一、设计任务： 用集成计数器推行3～9自动循环计数。 电路能实现3～9加法和3～9减法循环计数。 输出用数码显示。 二、整体设计思想： 依据题目要求,系统能够区分为以下几个部分，基本思想以下： 1、电源部分，由它向整个系统供给+5V电源。 2、单脉冲产生部分:功能是由它产生单个脉冲，为循环计数部分供给计数 脉冲。 3、译码显示电路部分：计数器输出结果的数字显示。 4、加/减控制电路部分:实现加或减循环计数功能由控制部分达成。 5、可逆计数器部分：达成3~9的可逆加或减循环计数。 系统设计方框图如图1所示。 译码显示电路 电源 可逆计数器 单脉冲产生 加/减控制电路 图13～9加/减可逆自动循环计数器系统设计方框图 三、各个单元逻辑电路及其工作原理 3。1、译码显示电路 方案论证 循环计数器２ 数字电路课程设计 方案一：采纳74LS47TTLBCD—7段高电平有效译码/驱动器，数码管需采纳共阳极数码管。 方案二：采纳DCD-HEX-—4段数码管，不需要译码器就能直接显示出结果. 确立方案：采纳DCD-HEX——4段数码管。 3。2、加/减控制电路 1、方案论证 方案一：74LS192TTL可预置BCD双时钟可逆计数器。 方案二：74LS191TTL同步加/减计数器。 确立方案：经过比较，联合系统要求,决定采纳方案二。 2、控制部分及循环加减计数部分的设计 同步十进制可逆计数器CT74LS192，逻辑功能表示图见图2。 图2逻辑功能表示图 3、74LS192功能表: 输入 输出 逻辑功能 CLK LD ABCD QAQBQCQD 1 ＊ **＊* 0 0 0 0 置0 0 0 1 0 1 0 1 0 1 0 置数 0 1 *** ＊ 1 0 1 0 保持 表174LS192功能表 循环计数器３ 数字电路课程设计 4、74LS192主要逻辑功能： 1)异步置数:CR=0,LD=0，QAQBQCQD=ABCD 2）加计数：CR=0,LD=1,CPu=CP，CPd=1,QAQBQCQD按加法计数 3）减计数:CR=0，LD=1,CPu=1，CPd=CP,QAQBQCQD按减法计数 5、经过调试此后，发现用74LS191来实现更为简易,于是又从头设计，采纳方案 一,详细操作以下： （1）集成十进制同步加／减计数器CT74LS191，逻辑功能表示图见图4. 图3 逻辑功能表示图 LD为异步置数控制端CT 为计数控制端 D 0 —D位并行输入端 3 Q-Q为输出端 U/D为加/减计数方式控制端 RC 为行波时钟输出端 0 3 CO/CB为进位输出/借位输出端 2)74LS191功能表见表2 输入 输出 LD CTU/PCPD3D2 D1 D0 说明 QQQQ 3 2 1 0 0 × ××d 3d2 d1 d0 d3d2 d1 d0 并行异步置数 1 0 0 ↑ ××× × 加计数 CO/BI=Q3Q0 1 0 1 ↑ ××× × 减计数 CO/BI=QQQQ 3 2 1 0 1 1 ×× ××× × 保持 表2 74LS191 功能表 循环计数器４ 数字电路课程设计 ⑶主要逻辑功能： ①异步置数功能。 当LD=0时，与CP没关，并行输入数据d3d0被置入.Q3Q2Q1Q0=d3d2d1d0。 ②计数功能。取CT=0、LD=1。 当U/P=0时，对应CP脉冲上涨沿，十进制加法计数器. 当U/P=1时,对应CP脉冲上涨沿，十进制减法计数器。 ③保持功能.当CT=LD=1时,计数器保持本来的状态不变。 方案确立：经过调试更为确立采纳方案二,只要在与非门后加一个与门。 四、系统逻辑框图 图474LS192加法计数 循环计数器５ 数字电路课程设计 说明：因为题目要求加法计数从3开始自动循环到9而后再返回到3，因此并行 输入端DCBA=0011，当计数器的输出时1001时，因为与非门以及非门的作用使 LD输入低电平有效,给计数器置数为0011，再次开始循环。 32 1 0 5 4 11 1 1 91 1 ABCDEFG OOOOOOO U4 O B 74LS47D I R / TBI ABCD LRB GND ~~~ 71 2 6 3 5 4 22 GND 23 U12B 24 26 U11A 25 U5A 74LS00D 27 74LS00D 3267 ABCD QQQQ ABCD 50 1119  3 2 74LS02D 1 1 OO BC ~~ U10 D N 74LS192D A OR W LL PO ~C UD 1 4 5 4 1 1 28 GND 0 图