[工学]微机原理与接口技术周荷琴第二章.pptxVIP

第二章 8086系统结构;2.1 CPU的内部组成;3、控制器 控制器是指挥与控制计算机各功能部件协同工作，自动执行 计算机程序的部件。 控制器一般是由指令指针寄存器IP、指令寄存器IR、指令译码器ID、控制逻辑电路和时钟控制电路等组成。;2.2 8086CPU的内部结构;一、8086CPU的内部结构;2、指令执行部件EU;（2）指针和变址寄存器：BP、SP、SI、DI 这组寄存器存放的内容是某一段内地址偏移量，用来形成操作数地址，主要在堆栈操作和变址运算中使用。;（3）标志寄存器PSW 用来存放运算结果的特征，常用作后续条件转移指令的转移控制条件。 状态标志：表示前面的操作执行后，ALU处于何种状态，可能会影响后面的操作。CF、PF、AF、ZF、SF、OF 控制标志：认为设置的，可以专门的设置或删除指令，对某种功能起控制作用。TF、IF、DF;SF（符号标志位）：和运算结果的最高位相同，指出当前运算执行后的结果是正还是负 ZF（零标志位）：如果当前运算的结果为0，则ZF=1，否则为0 PF（奇偶标志位）：如果运算结果的低8位中含有偶数个1，则PF=1，否则为0 CF（进位标志位）：如果加法操作使最高位产生进位，或减法操作从最高位借位时，CF为1，循环指令也会影响这一标志;· AF（辅助进位标志位）：加法运算时，如果第三位向第四位进位，或减法运算时，第四位向第三位借位时，则 AF设为1，否则AF=0;DF（方向标志位）：控制串操作命令方向的标志。如果 DF=0，串操作过程中地址自增；DF=1，串操作过程中地址自减 IF（中断标志位）：控制可屏蔽中断的标志。如果IF=0， CPU不能对可屏蔽中断做出响应，IF=1，则可以接受可屏蔽中断请求。;例1：执行两个数的加法，分析对标志位的影响;例2：执行两个数的加法，分析对标志位的影响;（4）算术逻辑单元（ALU）;由此可见，8086取值部分与执行部分是分开的;BIU和EU并行工作的管理原则;当指令队列已满，而且EU对BIU无总线请求，BIU进入空闲状态 当执行转移、调用和返回指令时，指令队列清零，BIU再向指令队列中装入另一个程序段的指令。原因是下面要执行的指令不是指令队列中的下一条指令了。;8086的总线周期的概念;2、总线周期：CPU对存储器或外设读写一???所需的时间，最基本的总线周期包括四个时钟周期;在T3状态：4位地址/状态总线继续提供状态信息，16位地址/数据总线上出现CPU写出的数据或CPU读入的数据 如果I/O设备或存储器速度慢，I/O设备或存储器会向CPU发出等待请求信号，于是CPU插入一个或多个附加的时钟周期Tw状态，也称等待状 态。 在T4状态：完成数据的读写操作，总线周期结束 只有在CPU与I/O设备或存储器之间传输数据，以及从内存取指令到指令队列时，CPU才执行总线周期。因此，在两个总线周期之间，总线就可能处于空闲状态Tr，此时执行空闲周期;3、指令周期：执行一条指令所需要的全部时间 总线周期是CPU对存储器或外设读写一次所需的时间一个指令周期可能包括若干个总线周期 不同的指令的指令周期可能不同 指令周期由一些基本的总线周期组成：存储器读/写 I/O端口读/写终端响应;2.3 8086CPU的引脚及其功能;2.3.1 最小模式和最大模式;2.3.2 8086/8088引脚信号和功能;二、8086和8088的引脚定义;?A19/S6~A16/S3（引脚35~38）：地址/状态复用引脚，输出工作 在总线周期的T1状态输出要访问的存储器或I/O端口的地址；在T2~T4状态，用来表示CPU的状态信息。;?NMI（引脚17）：不可屏蔽的中断输入引脚 上升沿触发，不受IF影响。当上升沿到来时，CPU将结束当前指令，执行对应于中断类型号为2的非屏蔽中断处理子程序;? （引脚32）：读信号，输出 低电平有效，有效时是指对内存或I/O端口进行读操作，在总线周期的T2~T4状态保持低电平，具体从内存读还是I/O端口读，取决于M/IO。 ?CLK（引脚19）：时钟信号，输入 ?RESET（引脚21）：复位信号，输入 高电平有效。复位信号要求至少维持4个时钟周期的高电平，CPU将结束当前操作，并将FLAG、IP、DS、ES、SS以及指令队列清零，CS置为 FFFFH，当复位信号变低电平时，CPU从FFFF0H开始执行程序;? READY（引脚22）：“准备好”信号，输入 高电平有效，是由CPU要访问的存储器或者I/O设备发来的响应信号，表示存储器或者I/O设备已准备好，CPU在总线周期的T3状态决定是否插入Tw;最大模式和最小模式定义不同的引脚;?DT/ （引脚27）：数据收发信号，输出 数据收发方向的控制信号，通知总线收发器是接收还是发送数据。为高电平时，进行的是数据发送，否则