11第十一章 DMA控制器8237A.pptx

第7章输入输出接口7.4DMA控制器直接存储器存取（DMA）是一种外设与存储器之间直接传输数据的方法，适用于需要数据高速大量传送的场合。DMA数据传送利用DMA控制器进行控制，不需要CPU直接参与。Intel8237A是一种高性能的可编程DMA控制器芯片。在5MHz时钟频率下，其传送速率可达1.6MB/s。每片8237A有4个独立的DMA通道，即有4个DMA控制器（DMAC）。每个DMA通道具有不同的优先权，都可以允许和禁止。每个通道有4种工作方式，一次传送的最大长度可达64KB。多片8237A可以级连，任意扩展通道数。

第7章输入输出接口7.4.18237A的内部结构和引脚8237A要在DMA传送期间作为系统的控制器件，所以，它的内部结构和外部引脚都相对比较复杂。从应用角度看，内部结构主要由两类寄存器组成。一类是通道寄存器，它们是现行地址寄存器、现行字节数寄存器和基地址寄存器、基字节数寄存器，这些寄存器都是16位的寄存器。另一类是控制和状态寄存器，它们是方式寄存器（6位寄存器）、命令寄存器（8位）、状态寄存器（8位）、屏蔽寄存器（4位）、请求寄存器（4位）、临时寄存器（8位）。

第7章输入输出接口

第7章输入输出接口需要说明的引脚：DMA通道请求（DREQ0～DREQ3）：每个通道对应一个DREQ信号，用以接受外设的DMA请求。DMA通道响应（DACK0～DACK3）：每个通道对应一个DACK信号，是8237A对外设DMA请求的响应信号。总线请求(HRQ):当外设的I/O接口要求DMA传输时，向8237A发送DMA请求DREQ，若允许该通道产生DMA请求，则8237A输出有效的HRQ高电平，向CPU申请使用系统总线。总线响应（HLDA）：当8237A向CPU发出总线请求信号后，至少再过一个时钟周期，CPU才发出总线响应信号HLDA，这样，8237A可获得总线的控制权。低4位地址线（A0～A3）：双向地址线。当8237A为从器件时，A0～A3作为输入信号，CPU可通过它们对8237A的内部寄存器进行寻址，从而实现对8237A的编程；当8237A为主器件时，A0～A3作为输出信号，输出低4位地址。

第7章输入输出接口数据线（DB0～DB7）：双向三态数据线。当8237A为从器件时，用于CPU与8237A进行数据交换；当8237A为主器件时，用于输出现行地址寄存器的高8位地址。地址选通（ADSTB）：此信号有效时，把8237A现行地址寄存器中的高8位地址锁存到DMA外部地址锁存器。地址允许（AEN）：此信号有效时，将8237A的外部地址锁存器中的高8位地址送到地址总线A15～A8上，与芯片直接输出的低8位地址组成内存单元的偏移地址。AEN在DMA传送期间也可作为使其它处理器输出的地址无效的控制信号。

第7章输入输出接口存储器读（ ）：三态输出信号，低电平有效。有效时，所选中的存储单元的内容被读出并送到数据总线上。存储器写（ ）：三态输出信号，低电平有效。有效时，数据总线上的内容被写入选中的存储单元。输入输出读（ ）：双向三态，低电平有效。当8237A为从器件时，作为8237A的输入信号，此信号有效时，CPU读取8237A内部寄存器的值；当8237A为主器件时，作为8237A的输出信号，此信号有效时，请求DMA的I/O接口部件中的数据被读出并送往数据总线。输入输出写（ ）：双向三态，低电平有效。当8237A为从器件时，作为8237A的输入信号，此信号有效时，CPU往8237A内部寄存器写入信息；当8237A为主器件时，作为8237A的输出信号，此信号有效时，从指定存储单元中读出的数据被写入I/O接口中。

第7章输入输出接口过程结束（ ）：低电平有效，双向信号，在DMA传送时，当当前字节数寄存器的计数值从0减到FFFFH时（即内部DMA过程结束），从 引脚上输出一个负脉冲。若由外部输入 信号，DMA传送过程被强迫终止。不论是内部还是外部产生 信号，都会终止DMA数据传送。准备好（READY）：高电平有效，输入信号。在DMA传送的第3个时钟周期S3的下降沿检测READY信号，若READY信号为低，则插入等待状态SW，直到READY信号为高才进入第4个时钟周期S4。

第7章输入输出接口7.4.28237A的工作周期和时序空闲周期当8237A的任一通道无DMA请求时就进入空闲周期，在空闲周期8237A始终处于SI状态，每个SI状态都采样通道的请求输入线DREQ。此外，8237A在SI状态还采样片选信号，当为低电平，且4个通道均无DMA请求，则8237A进入编程状态，即CPU对8237A进行读／写操作。8237A在复位后处于空闲周期。有效周期当8237A在SI状态采样到外设有DMA请