现代电子技术基础(数字部分)第五章PPT.pptVIP

第5章同步时序电路设计;设计要求;5.1同步时序电路的建模;序列

监测器;②设置状态;以每一个状态作为现态，分析在各种输入条件下电路应转向的新状态和输出。该电路有一个输入变量X，因此，每个状态都有两条转移线，画状态图时应先从初始状态S0出发。;ii)当电路处于S1状态时，假设输入x=0，那么输出z=0，电路停留在S1状态等待序列“01〞中的元素“1〞的到来；假设输入x=1时，电路的输入序列中出现了需要检测的信息“01〞，电路转向新状态S2，输出z=1。;iii)当电路处于S2状态时，假设输入x=1时，输出z=0，电路回到初始状态S0，重新等待检测序列的第一个元素“0〞的到来；假设输入x=0，那么输出z=0，电路回到S1状态等待第二个检测元素“1〞的到来。;根据状态图列出状态表，如表5.1所列。其中，

PS(PresentState)指现态；NS(NextState)指次态。;例5.2设计一个8421BCD误码监测器。8421BCD码低

位在前、高位在后串行地加到该检测器地输入端。

假设收到一个错误的代码，那么在最高位到来时输出为1，否那么输出为0。每检测完一个代码电路便复位，

并开始接收下一个代码。;②设置状态。;图5-38421BCD码误码检测器模型(状态图)的导出过程;;上例可知，输入信号均较短，故可能出现的不

同序列的个数都十分有限，因此可从输入序列的特征

入手，即记忆过去的输入。但是在某些情况，这种方

法并不可行，这时可通过输出序列来确定原始状态图

(表)。;5.1.2根据输出序列推导状态表(图);S0;例5.4试设计一个加1/加2同步计数器。当控制信号

x为0时，计数器作十进制加1计数；当控制信号x

为1时，做加2计数。但x不会在计数器为奇数时由

0变1。;NS;未完全规定的状态表和完全规定的状态表：;5.2用触发器实现同步时序电路;用触发器实现同步时序电路的一般过程：;对于具有q个状态的时序电路来说，所需触发器的个数r由下式决定：;对于完全规定的状态表，判断两个状态是否等价的具体条件如下：

第一，在所有可能的输入条件下都有完全相同的输出；

第二，在所有可能的输入条件下次态等价。这可能有三种情况：

①次态相同;

②次态交错;

③次态互为隐含条件。;如：假设有A,B,C,D,E五个状态，当出现如图5.7(a)

所示状态转换关系，那么说明A和B是等价的，记作A≈B。

如果用A替代掉B，也可写为A={A,B}，这就是①的情形。;当出现如图5.7(b)所示状态转换关系，那么说明A和B

也是等价的。

其物理意义为：在x=0之前，A和B两状态之间不断

地相互转换；而当x=0时，它们都转向状态C，这就是条

件②的情形。;当出现如图5.7(c)所示状态转换关系，如状态A与B

等价，那么D与E就等价；反之，D和E等价，A与B也等价

这就是次态互为隐含条件。;表A原始状态表;等价状态具有传递性：假设Si和Sj等价，Si和Sk等价，那么Sj和Sk也等价，记作［SjSk］。相互等价状态的集合称为等价类，凡不被其它等价类所包含的等价类称为最大等价类。

例如，根据等价状态的传递性可知，假设有［SiSj］和［SiSk］，那么有［SjSk］，它们都称为等价类，而只有［SiSjSk］才是最大等价类。另外，在状态表中，假设某一状态和其它状态都不等价，那么其本身就是一个最大等价类。

;状态表的化简：寻找所有最大等价类，并将最大等价类合并，最后得到最简状态表。所以，表A中所有最大等价类为［S1S3］［S2S4S5］［S6S7］，化简后的状态表：;隐含表化简;2)顺序比较

对原始状态表中的每一对状态逐一比较，结果有三种情况：

①状态对肯定不等价，在小格内填×。

②状态对肯定等价，在小格内填√。

③状态是否等价取决于隐含条件的，那么把隐含状态对填入，需作进一步比较。

按上述规那么将表C顺序比较后，所得的隐含表如图D〔b〕所示。;表C原始状态表;图D隐含表简化状态;3)关连比较——对顺序比较中需要进一步比较的状态对进行比较

从图D〔b〕可见，顺序比较后只有C和F已确定是等价状态对，记为［CF］。但AB、AE、BE、DG是否为等价状态对还需要检查其隐含状态对，其余状态均不等价。