计算机组成原理第3章习题参考答案解析.docx

WORD

WORD完美格式

技术资料专业整理

技术资料

专业整理

第3章习题参考答案

1、设有一个具有20位地址和32位字长的存储器，问

该存储器能存储多少字节的信息？

如果存储器由512K×8位SRAM芯片组成，需要多少片？

需要多少位地址作芯片选择？解：

32

该存储器能存储：220? ?4M字节

8

220?32 ?

220?32 ?220

?32

512K?8

219

?8

用512K?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；

若每个内存条为16M×64位，共需几个内存条?

每个内存条内共有多少DRAM芯片?

主存共需多少DRAM芯片?CPU如何选择各内存条?解：

共需

226?64 ?4条内存条

16M?64

每个内存条内共有16M?64?32个芯片

4M?8

(3)主存共需多少226?64?

64M?64

?128个RAM芯片，共有4个内存条，故

4M?8 4M?8

CPU选择内存条用最高两位地址A24和A25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K×8位的DRAM芯片构成64K×32位存储器，要求：

画出该存储器的组成逻辑框图。

设存储器读/写周期为0.5μS，CPU在1μS内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?

解：

(1)用16K×8位的DRAM芯片构成64K×32位存储器，需要用64K?32?4?4?16

16K?8

、 、 和个芯片，其中每4片为一组构成16K×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0?D7 D8?D15 D16?D23 D24?D31，其余

、 、 和

WORD完美格式

名引脚互连)，需要低14位地址(A0?A13)作为模块内各个芯片的内部单元地址——

4A15分成行、列地址两次由A0?A

4

A

15

引脚输入；然后再由组进行存储器容量扩展，用高

6

14两位地址A 、

14

通过2：4译码器实现4组中选择一组。画出逻辑框图如下。

A?A

0 13

A?A

A?A

A?A

A?A

CPU RAS (1)

(2)

WE

0 6

D

0?7

D

8?15

D

16?23

D

24?31

WE

0 6

D

0?7

D

8?15

D

16?23

D

24?31

WE

0 6

D

0?7

D

8?15

D

16?23

D

24?31

WE

0 6

D

0?7

D

8?15

D

16?23

D

24?31

WE

?D D

?

0 31

RAS

RAS

RAS

RAS

14A 2-4

14

译码A

译码

15

0 RAS

1 RAS

2

RAS

3

(2)设刷新周期为2ms，并设16K?8位的DRAM结构是128?128?8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷新一行，共128行)

若采用集中式刷新，则每2ms中的最后128?0.5?s=64?s为集中刷新时间，

不能进行正常读写，即存在64?s的死时间

若采用分散式刷新，则每1?s只能访问一次主存，而题目要求CPU在1μS内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的

比较适合采用异步式刷新：

采用异步刷新方式，则两次刷新操作的最大时间间隔为

2ms

128

?15.625?s，可取

15.5?s；对全部存储单元刷新一遍所需的实际刷新时间为：

15.5?s?128=1.984ms；采用这种方式，每15.5?s中有0.5?s用于刷新，其余的时间用于访存(大部分时间中1?s可以访问两次内存)。

4、有一个1024K×32位的存储器，由128K×8位的DRAM芯片构成。问：

总共需要多少DRAM芯片?

设计此存储体组成框图。

采用异步刷新方式，如单元刷新间隔不超过8ms，则刷新信号周期是多少?解：

(1)需要1024K?32?8?4?32片，每4片为一组，共需8组

128K?8

设计此