89C52引脚图(最新整理版).docxVIP

单片机芯片AT89C52介绍

AT89C52功效介绍

AT89C52芯片图（如图2）及引脚介绍

（1）引脚功效

电源引脚——VCC正常运行和编程校验时为5V电源，VSS为接地端。

I/O总线——P0.0-P0.7（P0口），P1.0-P1.7（P1口），P2.0-P2.7(P2口)，P3.0-P3.7（P3

口）

若图片无法显示请联系站长QQ3710167

为输入/输出引线。

时钟——XTAL1：片内振荡器反相放大器的输入端。

XTAL2：片内振荡器反相器的输出端，也是内部时钟发生器的输入端。

控制总线——ALE/PROG：地址锁存允许/编程信号线。当CPU访问外部存储器时，ALE用来锁存P0输出的地址信号的低8位。它的频率为振荡频率的1/6。在对8751编程时，此引脚输入编程脉冲信号。

PSEN：外接程序存储器读选通信号。

EA/VPP：访问内部程序存储器的控制信号。当EA=1时，CPU从片内ROM读取指令；EA=0时，CPU从片外ROM读取指令。另外，当对8751内部EPROM编程时，21V编程电源由此端输入。

RST/VPD：复位输入信号。当该引脚上出现2个机器周期以上的高电平时，可实现复位操作。此引脚为掉电保护后备电源之输入引脚。

AT89C52是一种低电压，高性能CMOS8位单片机，片内含8kbytes的可重复擦写的Flash只读程序存储器和256bytes的随机存取数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容原则MCS-51指令系统，片内置通用8位中央解决器和Flash存储单元，功效强大的AT89C52单片机可为您提供许多较复杂系统控制应用场合。

AT89C52有40个引脚，32个外部双向输入/输出（I/O）端口，同时内含2个外中断口，3个16位可编程定时计数器,2个全双工串行通信口，2个读写口线，AT89C52能够按照常规办法进行编程,但不能够在线编程(S系列的才支持在线编程)。其将通用的微解决器和Flash存储器结合在一起，特别是可重复擦写的Flash存储器可有效地减少开发成本。

AT89C52有PDIP、PQFP/TQFP及PLCC等三种封装形式，以适应不同产品的需求。重要功效特性：

兼容MCS51指令系统·8k可重复擦写(1000次）FlashROM

32个双向I/O口·256x8bit内部RAM

3个16位可编程定时/计数器中断·时钟频率0-24MHz

2个串行中断·可编程UART串行通道

2个外部中断源·共6个中断源

2个读写中断口线·3级加密位

低功耗空闲和掉电模式·软件设立睡眠和唤醒功效

AT89C52各引脚功效及管脚电压

概述：AT89C52P为40脚双列直插封装的8位通用微解决器，采用工业原则的C51内核，在内部功效及管脚排布上与通用的8xc52相似，其重要用于会聚调节时的功效控制。功效涉及对会聚主IC内部寄存器、数据RAM及外部接口等功效部件的初始化，会聚调节控制，会聚测试图控制，红外遥控信号IR的接受解码及与主板CPU通信等。重要管脚有：XTAL1（19脚）和XTAL2（18脚）为振荡器输入输出端口，外接12MHz晶振。RST/Vpd（9脚）为复位输入端口，外接电阻电容构成的复位电路。VCC（40脚）和VSS（20脚）为供电端口，分别接+5V电源的正负端。P0~P3为可编程通用I/O脚，其功效用途由软件定义，在本设计中，P0端口（32~39脚）被定义为N1功效控制端口，分别与N1的对应功效管脚相连接，13脚定义为IR输入端，10脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12脚、27脚及28脚定义为握手信号功效端口，连接主板CPU的对应功效端，用于目前制式的检测

及会聚调节状态进入的控制功效。

·P0口：P0口是一组8位漏极开路型双向I/O口，也即地址/数据总线复用口。作为输出口用时，每位能吸取电流的

方式驱动8个TTL逻辑门电路，对端口P0写“1”时，可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上

拉电阻。

在Flash编程时，P0口接受指令字节，而在程序校验时，输出指令字节，校验时，规定外接上拉电阻。

·P1口：P1是一种带内部上拉电阻的8位双向I/O口