多元LDPC码高速编译码器研究.docVIP

多元LDPC码高速编译码器研究

LDPC(Low-densityParity-check,低密度奇偶校验码)是RobertGallager于1962年提出的一种具有稀疏的校验矩阵的一种线性分组码。这种码字性能逼近香农限,是近年来编码界的热点。

Davey和Mackay在1998年提出了基于有限伽罗华域GF(g)上的多元LDPC码,比通常意义上的二元LDPC有更优秀的性能,并且所在伽罗华域越大,译码性能就越好。本文用FPGA(Field-ProgrammableGateArray,现场可编程门阵列)实现了多元LDPC码的编译码器,在其实用化进程上又前进了重要一步。

首先,在多元LDPC码编码器基本原理基础上,对域运算乘法和加法做了三段式时间优化处理和硬件设计,并针对性地设计了相应的模块结构,优化了编码器的运算过程；在编码器的设计中,采用了基于FSM(Finitestatemachine,有限状态机)的串行编码器、基于流水线的并行编码器,以及部分并行编码器。这三种编码器各有优势,分别适用于不同的场景,这些设计在节省片上资源的前提下,尽可能提高编码器的吞吐量。

其次,考虑到改进的多元译码MS(Minimumsi(?)m,最小和)算法——IMS-2算法(ImprovedMin-Sum-2,第二类改进的最小和译码算法)在性能和实现复杂度之间有较好的折中,易于FPGA实现,